同步动态随机存取内存(synchronousdynamicrandom-accessmemory,简称SDRAM)是有一个同步接口的动态随机存取内存(DRAM)。通常DRAM是有一个异步接口的,这样它可以随时响应控制输入的变化。而SDRAM有一个同步接口,在响应控制输入前会等待一个时钟信号,这样就能和计算机的系统总线同步。时钟被用来驱动一个有限状态机,对进入的指令进行管线(Pipeline)操作。这使得SDRAM与没有同步接口的异步DRAM(asynchronousDRAM)相比,可以有一个更复杂的操作模式。
FPGA读写SDRAM的实例,可以当作IPcore来添加,非常有价值的的程序。...
📅
👤 familiarsmile
ARM AT9260的一段初始代码,主要是用来测试SDRAM...
📅
👤 dancnc
verilog语言
利用FPGA控制SDRAM,相信很多朋友都需要
快下载吧...
📅
👤 qilin
本文档是一个使用VERILOG语言所讨论的上SDRAM的基本原理!...
📅
👤 bruce
移植好的支持MPC5200B处理器和DDR SDRAM以及PCF8563实时时钟和SM712显卡启动的u-boot源代码...
📅
👤 sclyutian