FPGA读写SD卡读取BMP图片通过LCD显示例程实验 Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。1 实验简介在前面的实验中我们练习了 SD 卡读写，VGA 视频显示等例程，本实验将 SD 卡里的 BMP 图片读出，写入到外部存储器，再通过 VGA、LCD 等显示。本实验如果通过液晶屏显示，需要有液晶屏模块。2 实验原理在前面的实验中我们在 VGA、LCD 上显示的是彩条，是 FPGA 内部产生的数据，本实验将彩条替换为 SD 内的 BMP 图片数据，但是 SD 卡读取速度远远不能满足显示速度的要求，只能先写入外部高速 RAM，再读出后给视频时序模块显示module top( input clk, input rst_n, input key1, output [5:0] seg_sel, output [7:0] seg_data, output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b, //vga blue output sd_ncs, //SD card chip select (SPI mode) output sd_dclk, //SD card clock output sd_mosi, //SD card controller data output input sd_miso, //SD card controller data input output sdram_clk, //sdram clock output sdram_cke, //sdram clock enable output sdram_cs_n, //sdram chip select output sdram_we_n, //sdram write enable output sdram_cas_n, //sdram column address strobe output sdram_ras_n, //sdram row address strobe output[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank address output[12:0] sdram_addr, //sdram address inout[15:0] sdram_dq //sdram data);parameter MEM_DATA_BITS = 16 ; //external memory user interface data widthparameter ADDR_BITS = 24
标签： fpga
上传时间： 2021-10-27
上传用户：
RA8889ML3N是一款低功耗及显示功能强大的彩色 TFT 控制器，内部具有内存 SDRAM，为了可以快速为显示内存进行屏幕更新， RA8889 支持 MCU 端 8080/6800 8/16-bit 异步并列接口与 3/4 线 SPI 及 IIC串行接口，提供多段的显示内存缓冲区段，并提供画中画 (PIP)、透明度控制与显示旋转镜像及内建 JPEG & AVI 视频解码功能，支持AVI显示的自动播放、暂停和停止功能。*RA8889ML3N支持 16/18/24-bit CMOS 接口屏幕 *RA8889ML3N支持以下分辨率，最大可支持1366X800像素：
上传时间： 2021-12-08
上传用户：jason_vip1
FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, output cmos_scl, //cmos i2c clock inout cmos_sda, //cmos i2c data input cmos_vsync, //cmos vsync input cmos_href, //cmos hsync refrence,data valid input cmos_pclk, //cmos pxiel clock output cmos_xclk, //cmos externl clock input [7:0] cmos_db, //cmos data output cmos_rst_n, //cmos reset output cmos_pwdn, //cmos power down output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b, //vga blue output sdram_clk, //sdram clock output sdram_cke, //sdram clock enable output sdram_cs_n, //sdram chip select output sdram_we_n, //sdram write enable output sdram_cas_n, //sdram column address strobe output sdram_ras_n, //sdram row address strobe output[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank address output[12:0] sdram_addr, //sdram address inout[15:0] sdram_dq //sdram data);
上传时间： 2021-12-18
上传用户：
这是一份micron ddr spec仅相关SI测试工程师测试参考
标签： ddr
上传时间： 2021-12-31
上传用户：
1. Scope ......................................................................................................................................................................... 12. DDR4 SDRAM Package Pinout and Addressing ....................................................................................................... 22.1 DDR4 SDRAM Row for X4,X8 and X16 ................................................................................................................22.2 DDR4 SDRAM Ball Pitch........................................................................................................................................22.3 DDR4 SDRAM Columns for X4,X8 and X16 ..........................................................................................................22.4 DDR4 SDRAM X4/8 Ballout using MO-207......................................................................................................... 22.5 DDR4 SDRAM X16 Ballout using MO-207.............................................................................................................32.6 Pinout Description ..................................................................................................................................................52.7 DDR4 SDRAM Addressing.....................................................................................................................................73. Functional Description ...............................................................................................................................................83.1 Simplified State Diagram ....................................................................................................................................83.2 Basic Functionality..................................................................................................................................................93.3 RESET and Initialization Procedure .....................................................................................................................103.3.1 Power-up Initialization Sequence .............................................................................................................103.3.2 Reset Initialization with Stable Power ......................................................................................................113.4 Register Definition ................................................................................................................................................123.4.1 Programming the mode registers .............................................................................................................123.5 Mode Register ......................................................................................................................................................134. DDR4 SDRAM Command Description and Operation ............................................................................................. 244.1 Command Truth Table ..........................................................................................................................................244.2 CKE Truth Table ...................................................................................................................................................254.3 Burst Length, Type and Order ..............................................................................................................................264.3.1 BL8 Burst order with CRC Enabled .........................................................................................................264.4 DLL-off Mode & DLL on/off Switching procedure ................................................................................................274.4.1 DLL on/off switching procedure ...............................................................................................................274.4.2 DLL “on” to DLL “off” Procedure ..............................................................................................................274.4.3 DLL “off” to DLL “on” Procedure ..............................................................................................................284.5 DLL-off Mode........................................................................................................................................................294.6 Input Clock Frequency Change ............................................................................................................................304.7 Write Leveling.......................................................................................................................................................314.7.1 DRAM setting for write leveling & DRAM termination function in that mode ............................................324.7.2 Procedure Description .............................................................................................................................334.7.3 Write Leveling Mode Exit .........................................................................................................................34
标签： DDR4
上传时间： 2022-01-09
上传用户：
一博科技PCB设计指导书VER1.0. 66页常见信号介绍 1.1 数字信号 1.1.1 CPU 常称处理器，系统通过数据总线、地址总线、控制总线实现处理器、控制芯片、存 储器之间的数据交换。 地址总线：ADD* （如：ADDR1） 数据总线：D* （如：SDDATA0） 控制总线：读写信号（如：WE_N），片选信号（如：SDCS0_N），地址行列选择信 号（如：SDRAS_N），时钟信号（如：CLK），时钟使能信号（如：SDCKE）等。 与CPU对应的存储器是SDRAM，以及速率较高的DDR存储器： SDRAM：是目前主推的PC100和PC133规范所广泛使用的内存类型，它的带宽为64位， 支持3.3V电压的LVTTL，目前产品的最高速度可达5ns。它与CPU使用相同的时钟频 率进行数据交换，它的工作频率是与CPU的外频同步的，不存在延迟或等待时间。 SDRAM与时钟完全同步。 DDR：速率比SDRAM高的内存器，可达到800M，它在时钟触发沿的上、下沿都能进行 数据传输，所以即使在133MHz的总线频率下的带宽也能达到2.128GB/s。它的地址 与其它控制界面与SDRAM相同，支持2.5V/1.8V的SSTL2标准. 阻抗控制在50Ω±10 ％. 利用时钟的边缘进行数据传送的，速率是SDRAM的两倍. 其时钟是采用差分方 式。 1.1.2 PCI PCI总线：PCI总线是一种高速的、32/64位的多地址/数据线，用于控制器件、外围 接口、处理器/存储系统之间进行互联。PCI 的信号定义包括两部份(如下图)：必 须的(左半部份)与可选的（右半部份）。其中“# ”代表低电平有效。
标签： pcb设计
上传时间： 2022-02-06
上传用户：得之我幸78
HUAWEI MH5000-31 5G模块AT命令手册，用于开发华为MH5000-31模块使用。本文根据终端设备的需求，实现了国际标准（如 3GPP 和 ITU-T）中的部分 AT 命 令。本文还描述了终端设备实现的私有 AT 命令接口，私有 AT 命令接口是为了更好 或更方便地实现某种功能。 本文不描述标准已经定义或 MT 已实现，但华为终端产品需求涉及不到的接口。对于 AT 命令接口的描述，仅限于接口数据包本身，以及 TE 和 MT 对接口的使用方法和 使用流程，不包括与接口不直接相关的内容。本文也仅限于描述 TE 和 MT 之间 Rm 接口范围内的 AT 命令接口，而不描述 MT 与 IWF 之间 Um 接口范围内的 AT 命 令接口。 AT 命令是 TE 和 MT 之间的通信命令协议。如果有新款 MT 产品需要和现有 TE 对接，而现有 TE 是按照本 AT 规范实现的，则新款 MT 必须遵守此规范才能保证 两者成功对接。比如新款模块和现有 PC 统一后台对接，那么新款模块必须遵守此规 范；反之亦然，比如新开发某 PC 后台或 PC 工具，也要遵守此规范，才能和现有的 终端产品对接。若 TE 和 MT 不用 AT 命令通信，则不受本规范限制。
上传时间： 2022-03-22
上传用户：1208020161
感谢您使用 Altera DE教学开发板。这块板子的着眼于为在数字逻辑，计算机组织和FPGA方面的学习提供一个理想的工具。它在硬件和CAD工具上应用先进的技术为学生和专业人员展示了一个宽广的主题。该板具有多种特点，非常适合各大学课程在实验室环境下的一系列设计项目和非常复杂尖端的数字系统的开发和应用。Altera公司为DE2板提供了套支持文件，例如学习指导，现成的教学实验练习和丰富的插图说明DE2的特点DE2板是以 Cyclonell2C35FPGA为特点的672针引脚的包装。板上所有重要的部件都与板上的芯片相连，使用户能够控制板上各种的操作DE2板包括了很多开关（兼有拨动开关和按键），发光二极管和七段数码管。在更多进一步的实验中还用到了SRAM，SDRAM Fash以及16×驸字符液晶。需要进行处理器和O接口试验时，可以简单的用 Altera Niosll处理器和象RS-232和PS/2标准接口。进行涉及音频和视频的实验时，也有标准MC、line-in video-in（TV Decoder）和VGA（10-bit dac），这些特点都能够被用来制作CD质量的音频应用程序和专业的视频图象。为了能够设计更强大的项目，DE2还提供了USB20接口（包括主、从USB），10/100M自适应以太网，红外（lRDA）接口，以及SD卡接口。最后，可以通过两排扩展O口与其它用户自定义的板子相连。
标签： altera
上传时间： 2022-04-01
上传用户：bluedrops
资源较大，分为3个部分，已全部上传：第一部分：https://dl.21ic.com/download/_1-418892.html 第二部分：https://dl.21ic.com/download/_2-418893.html 第三部分：https://dl.21ic.com/download/_3-418894.html 全书共分8章。第1章，概论。是本书的总纲，主要介绍了机器人的由来与发展、定义、分类及机器人技术的研究内容等。第2章，机器人的基本结构原理。主要讲述工业机器人的组成，主要技术参数，人手臂作用机能初步分析及工业机器人的手部、手腕、手臂、机身、行走机构等原理结构和特点。第3章，机器人运动学与动力学。先后介绍了齐次坐标与动系位姿矩阵、齐次变换等基本概念，在对机器人的位姿分析的基础上，较为深入地介绍了机器人运动学和动力学方程建立的方法与步骤。第4章，机器人传感器技术。首先介绍了机器人常用传感器的分类、要求及选择，然后较为深入地介绍了机器人内部传感器和外部传感器原理等。第5章，机器人驱动技术。先后介绍了机器人液压驱动、气压驱动、电气驱动和新型驱动技术原理及结构。第6章，机器人控制技术。主要讲述工业机器人控制方式分类、机器人位置控制、运动轨迹规划、力（力矩）控制、智能控制技术及其应用等内容。第7章，机器人系统设计方法与实例。首先介绍了机器人系统设计基本方法，在此基础上详细介绍了“昆山1号6轴机器人系统设计”和“MT-R智能型移动机器人设计”过程的方法与步骤。第8章，机器人在不同领域中的应用。重点介绍了工业机器人、农业机器人、服务机器人、军用机器人、水下机器人、空间机器人、微型机器人和仿人机器人等在不同领域中的应用。本书适合理工类专业本科生教学之用。如作为大专生教材可适当删减；作为研究生用书时，部分章节应适当加深。书中有关*号的内容可作为拓展学生知识面内容。
标签： 机器人
上传时间： 2022-04-07
上传用户：
资源较大，分为3个部分，已全部上传：第一部分：https://dl.21ic.com/download/_1-418892.html 第二部分：https://dl.21ic.com/download/_2-418893.html 第三部分：https://dl.21ic.com/download/_3-418894.html 全书共分8章。第1章，概论。是本书的总纲，主要介绍了机器人的由来与发展、定义、分类及机器人技术的研究内容等。第2章，机器人的基本结构原理。主要讲述工业机器人的组成，主要技术参数，人手臂作用机能初步分析及工业机器人的手部、手腕、手臂、机身、行走机构等原理结构和特点。第3章，机器人运动学与动力学。先后介绍了齐次坐标与动系位姿矩阵、齐次变换等基本概念，在对机器人的位姿分析的基础上，较为深入地介绍了机器人运动学和动力学方程建立的方法与步骤。第4章，机器人传感器技术。首先介绍了机器人常用传感器的分类、要求及选择，然后较为深入地介绍了机器人内部传感器和外部传感器原理等。第5章，机器人驱动技术。先后介绍了机器人液压驱动、气压驱动、电气驱动和新型驱动技术原理及结构。第6章，机器人控制技术。主要讲述工业机器人控制方式分类、机器人位置控制、运动轨迹规划、力（力矩）控制、智能控制技术及其应用等内容。第7章，机器人系统设计方法与实例。首先介绍了机器人系统设计基本方法，在此基础上详细介绍了“昆山1号6轴机器人系统设计”和“MT-R智能型移动机器人设计”过程的方法与步骤。第8章，机器人在不同领域中的应用。重点介绍了工业机器人、农业机器人、服务机器人、军用机器人、水下机器人、空间机器人、微型机器人和仿人机器人等在不同领域中的应用。本书适合理工类专业本科生教学之用。如作为大专生教材可适当删减；作为研究生用书时，部分章节应适当加深。书中有关*号的内容可作为拓展学生知识面内容。
标签： 机器人
上传时间： 2022-04-07
上传用户：ttalli
