多端口SDRAM控制器的设计与实现
设计实现了一种基于FPGA 的,可用于多数据缓存的、能够高效利用带宽的多端口SDRAM 控制器。本文使用状态机的设计思想,采用Verilog 硬件描述语言设计了时序控制程序。得到的SDRAM...
设计实现了一种基于FPGA 的,可用于多数据缓存的、能够高效利用带宽的多端口SDRAM 控制器。本文使用状态机的设计思想,采用Verilog 硬件描述语言设计了时序控制程序。得到的SDRAM...
In this document, the term ÔMPC106Õ is used as an abbreviation for the phrase ÔMP...
TI DSP TMS320VC5509A的SDRAM、I2S、DMA等的接口程序。...
ADI公司Blackfin系列DSP BF533读取SDRAM数据...
s3c2440的方案包括sdram 网络等protel格式...
cpld 控制 8-32M sdram 控制器 maxII epm570实现。...
SDRAM工作原理简介 本设计采用MlCRON公司的MT48LC128M4A2型号容量为512Mbyte的SDRAM,MT48LC128M4A2采用了54引脚的T50P封装,工作电压为3.3...
DE2开发板提供的四端口SDRAM驱动,用户不需要对SDRAM直接操作,把SDRAM对用户透明化...
sdram接口的vhdl实现,适用于lattice的FPGA,内含状态机和各个模块的具体实现...
这是测试SEED-VPM642系统中SDRAM的程序。...