Altera DE教学开发板中文用户手册
感谢您使用 Altera DE教学开发板。这块板子的着眼于为在数字逻辑，计算机组织和FPGA方面的学习提供一个理想的工具。它在硬件和CAD工具上应用先进的技术为学生和专业人员展示了一个宽广的主题。该板具有多种特点，非常适合各大学课程在实验室环境下的一系列设计项目和非常复杂尖端的数字系统的开发和应用。...
SDR-Sdram技术资料
📦 资源总数：530
📄 技术文档：1
💻 源代码：10825
🔌 电路图：1
探索SDR-SDRAM技术的精髓，掌握单数据率同步动态随机存取存储器的核心原理与应用。本页面汇集了530个精选资源，涵盖从基础理论到高级设计技巧，助力您深入了解SDR-SDRAM在计算机系统、嵌入式设备及消费电子中的关键作用。无论您是初学者还是资深工程师，这里都有助于提升您的专业技能，优化内存管理方案，实现更高效的数据处理能力。立即访问，开启您的学习之旅！
🔥 SDR-Sdram热门资料
查看全部530个资源 »Altera(Intel)_Cyclone_IV_EP4CE15_开发板资料硬件参考设计+逻辑例程
Altera(Intel)_Cyclone_IV_EP4CE15_开发板资料硬件参考设计+逻辑例程Cyclone IV EP4CE15核心板主要特征参数如下所示：➢ 主控FPGA：EP4CE15F23C8N；➢ 主控FPGA外部时钟源频率：50MHz；➢ EP4CE15F23C8N芯片内部自带丰富的...
内存的原理和时序(SDRAM、DDR、DDR-Ⅱ、Rambus_DRAM)
有助于提高对DDR原理的理解，希望对大家有所帮助...
VerilogHDL那些事儿——整合篇
笔者详细的谈论许多在整合里会出现的微妙思路，如：如何把计数器/定时器整合在某个步骤里，从何提升模块解读性和扩展性。此外，在整合篇还有一个重要的讨论，那就是 for，while 和 do ... while 等循环。这些都是一些顺序语言的佼佼者，可是在 Verilog HDL 语言里它们就黯然失色。整...
Spartan-3E中文用户指南
Chapter 1：Introduction and Overview Chapter 2：Switches，Buttons，and Knob 开关按钮Chapter 3：Clock Sources 时钟脉冲源Chapter 4：FPGA Configuration Options 配置C...
📄 SDR-Sdram技术文档
查看更多 »💻 SDR-Sdram源代码
查看更多 »📂 SDR-Sdram资料分类