ahb sdram interface.arm cpu series,include controller
标签： controller interface include series
上传时间： 2015-11-22
上传用户：wab1981
DDR sdram 包含的完整的源码,仿真的相关文件
上传时间： 2014-01-01
上传用户：liglechongchong
SRD SDRAM的介绍文档，里面有比较详细的介绍阿，包括时序
上传时间： 2015-11-22
上传用户：hewenzhi
改成用philips的lpc2132来做控制,省去了SED1335和它配套的sdram
上传时间： 2014-01-13
上传用户：lanjisu111
ISE MIG1.6 生成的DDR SDRAM控制器代码（含TESHBENCH）
上传时间： 2014-11-09
上传用户：hakim
SDRAM Controller For Altera SOPC Builder and NIOS on DE2 kit board
标签： Controller Builder Altera SDRAM
上传时间： 2015-11-25
上传用户：tuilp1a
This leon3 design is tailored to the Altera NiosII Startix2 Development board, with 16-bit DDR SDRAM and 2 Mbyte of SSRAM. As of this time, the DDR interface only works up to 120 MHz. At 130, DDR data can be read but not written. NOTE: the test bench cannot be simulated with DDR enabled because the Altera pads do not have the correct delay models. * How to program the flash prom with a FPGA programming file 1. Create a hex file of the programming file with Quartus. 2. Convert it to srecord and adjust the load address: objcopy --adjust-vma=0x800000 output_file.hexout -O srec fpga.srec 3. Program the flash memory using grmon: flash erase 0x800000 0xb00000 flash load fpga.srec
标签： Development Startix2 tailored Altera
上传时间： 2014-01-19
上传用户：chongcongying
基于AT91SAM7SE512cpu使用SDRAM的例子，编译工具是IAR4_31A
上传时间： 2013-12-19
上传用户：dongbaobao
s3c2440 nboot启动源码 SDRAM=64M flash=NAND flash 64M
上传时间： 2015-11-27
上传用户：CHENKAI
AT91RM9200控制SDRAM的程序ic42s324
上传时间： 2014-07-25
上传用户：上善若水
