搜索:Real-time System

找到约 104 项符合「Real-time System」的查询结果

结果 104
https://www.eeworm.com/dl/527/11904.html 通讯/手机编程

stbc_ofdm(time)

从时域分析比较了ofdm和stbc与ofdm结合的性能差别-from time-domain analysis and comparison of OFDM stbc OFDM combined wi
下载 117
·
查看 1089
https://www.eeworm.com/dl/552/13579.html ALTERA FPGA开发软件

Prime Time 1.20

用PrimeTime进行静态时序分析. §2.2 PrimeTime进行时序分析的流程 使用PrimeTime对一个电路设计进行静态时序分析,
下载 126
·
查看 1171
https://www.eeworm.com/dl/537/20178.html 技术书籍

[美国.时代周刊].Time

没事多学习一下英语
下载 47
·
查看 1032
https://www.eeworm.com/dl/552/13580.html ALTERA FPGA开发软件

System Generator 9.10

System Generator 8.1。用户将很快发现新版本带来的全新感觉。新版本中大大增强了Block Dialog Boxes的功能,许多模块的参数选择功能也得到了加强。
下载 83
·
查看 1197
https://www.eeworm.com/dl/571/20331.html 模拟电子

High-Speed Digital System Design

Introduce High-Speed Digital System Design.
下载 191
·
查看 1153
https://www.eeworm.com/dl/OrCAD/doc/18824.html 教程资料

System will automatically delete the directory

System will automatically delete the directory
下载 52
·
查看 1159
https://www.eeworm.com/dl/allegro/20125.html allegro

VHDL,Verilog,System verilog比较

  本文简单讨论并总结了VHDL、Verilog,System verilog 这三中语言的各自特点和区别As the number of enhancements to variousHardware Description Languages (HDLs) hasincreased over the past year, so too has the complexityof determining which language is best fora particular des ...
下载 103
·
查看 1161
https://www.eeworm.com/dl/fpga/doc/18681.html 教程资料

Building a RISC System in an FPGA

Building a RISC System in an FPGA
下载 189
·
查看 1146
https://www.eeworm.com/dl/507/11965.html 电路图

SYSTEM-6410实用型核心板.pdf

三星官方6410核心板原理图,经典,与大家分享
下载 127
·
查看 1097
https://www.eeworm.com/dl/571/20507.html 模拟电子

基于System Generator的数字下变频设计

Xilinx公司推出的DSP设计开发工具System Generator是在Matlab环境中进行建模,是DSP高层系统设计与Xilinx FPGA之间实现的“桥梁”。在分析了FPGA传统级设计方法的基础上,提出了基于System Generator的系统级设计新方法,并应用新方法设计验证了一套数字下变频系统,通过仿真和实验结果验证 ...
下载 184
·
查看 1099