给出了具有置0、置1功能及不确定输出状态的同步RS触发器的Multisim仿真方法，即用字组产生器产生所需的各类输入信号，用四踪示波器同步显示输入信号及状态输出信号的波形，可直观描述触发器的置0、置1过程及不确定状态的产生过程。分析了同步RS触发器不确定输出状态的Multisim仿真方案。所述方法的创新点是解决了同步RS触发器的工作波形无法用电子实验仪器进行分析验证的问题。
上传时间： 2013-10-11
上传用户：米卡
隔离型RS-485收发器ADM2483,ADM2484E,ADM2587E内部电路应用原理及应用
上传时间： 2014-11-12
上传用户：bvdragon
一、用途D485C型单片机用TTL/RS-485/RS-422转换器用于将单片机的RS-232串行口（TTL电平）转换成RS-485或者RS-422电平，可以将单片机串行口的通信距离延长至1200m以上（9600bps时），可以用于单片机之间、单片机与PC机之间构成远程多机通信网络。二、硬件安装D485C型转换器外形为DB-9/DB-9转接盒大小，其中DB-9（孔座）一端接单片机的RS-232串行口（只用到RXD、TXD、GND）以及+5V电源。DB-9针座为转换后的RS-485、RS-422信号。三、软件说明本产品均无需任何初始化设置！无须收发转换控制信号！只用到单片机RS-232串行口的RXD（收）、TXD（发）、GND（地）信号，加上独有的内部零延时自动收发转换技术，确保适合所有软件！四、性能说明D485C型转换器需外接5V电源，最高速率115.2Kbps。外接电源要求：电压5V±0.5V，电流>10mA。五、D485C的外形图、引脚分配D485C作为TTL/RS-485转换器（注意跳线短接位置）
上传时间： 2013-12-26
上传用户：独孤求源
PCM-16xx系列工业多串口卡可以应用于传统的RS-232/422/485串行通讯领域，快速扩充PC机标准COM通讯端口的数量。兼容PC/104规范，即插即用；集成4个串行通讯端口；同一PC可安装多达8块同型号卡；RS-232端口最高速率可达921.6Kbps；PCM-16xx系列工业多串口卡提供2~8个RS-232/422/485通讯端口，每个端口的通讯速率可以高达921.64Kbps。多串口卡采用工业级设计，每一个通讯端口都集成防浪涌30KV ESD保护，可选的高速电气隔离保护。同一PC最多可安装8块同一型号的PCM-16xx工业多串口卡。
上传时间： 2013-11-07
上传用户：zl5712176
RSM232隔离RS-232收发器具备电源隔离、电气隔离、RS-232收发器，有提高系统稳定性，简化设计等诸多优点。完全符合EIA/TIA-232E和ITU-T V.28规格，采用5V电源供电，具有2500VDC的隔离电压，波特率可高达115200bps
上传时间： 2014-02-21
上传用户：ouyangtongze
The TRS232E is a dual driver/receiver that includes a capacitive voltage generator to supply TIA/RS-232-Fvoltage levels from a single 5-V supply. Each receiver converts TIA/RS-232-F inputs to 5-V TTL/CMOS levels.This receiver has a typical threshold of 1.3 V, a typical hysteresis of 0.5 V, and can accept ±30-V inputs. Eachdriver converts TTL/CMOS input levels into TIA/RS-232-F levels. The driver, receiver, and voltage-generatorfunctions are available as cells in the Texas Instruments LinASIC™ library.
上传时间： 2013-10-07
上传用户：waitingfy
关键词 RS-485、LM3S2016、CAN总线摘要 CAN总线现场总线应用方案 RS-485升级到CAN
上传时间： 2013-10-21
上传用户：llandlu
RS-485的传输线如何合理屏蔽为了减少电磁耦合，防止大的共模干扰损坏器件，传输线最好加屏蔽。屏蔽接法如下，其中电容为几μF。
上传时间： 2013-10-15
上传用户：momofiona
TMS320F28335 SCI基于RS－422标准的应用
上传时间： 2013-10-26
上传用户：digacha
介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器的设计与实现。测试表明，该译码器性能优良，适用于高速通信。
上传时间： 2013-10-17
上传用户：cc1915
