RS纠错编码原理及其实现方法，全面易懂，非常具体详细。
上传时间： 2014-01-14
上传用户：a673761058
开发51单片机必备的小软件！进制转换、定时器设置编码、数码管显示编码
上传时间： 2013-12-24
上传用户：ukuk
这是一篇介绍rs软译码的具体编码解码算法方面的课件，请大家参考。
上传时间： 2017-09-18
上传用户：hakim
该系统是一款磁卡阅读存储器，根据用户要求解决了普通阅读器只能实时连接计算机，不能单独使用的问题。而且针对作为特殊用途的磁卡，要求三道磁道都记录数据，并且第三磁道记录格式与标准规定的记录格式不同时，系统配套的应用程序对其做了正确译码、显示。 @@ 整个系统包括单片机控制的阅读存储器硬件部分，和配套使用的计算机界面应用程序软件部分。其中硬件电路包括磁条译码芯片、外部存储器芯片、串口电平转换芯片等等，所有的工作过程都是由单片机控制。我们这里选用紫外线擦除的87C52单片机，电路使用的集成电路芯片都是采用SMT封装器件，极大缩小了读存器的体积，使用简单，携带方便。 @@ 磁条译码芯片采用的是中青科技有限公司出品的M3-230.LQ F/2F解码器集成电路。该IC实现了磁信号到电信号的转换。外部存储器则是使用的8K Bytes的24LC65集成芯片，扩展8片，总容量达到8×8K。 @@ MAXIM公司出品的MAX232实现了单片机TTL电平到RS232接口电平的转换，从而与计算机串口实现硬件连接。 @@ 计算机界面显示程序采用当今使用最广的面向对象编程语言Visual Basic 6.0版本(以后简称VB)，并且使用VB带有的串口通信控件MScomm，通过设置其属性，使其和下位机单片机协议保持一致，进而进行正确的串口通信。关于磁道上数据记录的译码，则是通过对每条磁道上数据记录进行多次实验，认真分析，进而得到了各条磁道各自的编码规则，按照其规则对其译码显示。这部分程序也是通过VB编程语言实现的。另外，计算机应用程序部分还实现了对下位机读存器的擦除控制。 @@关键词：磁卡，阅读存储器，单片机，串口通信，track3数据译码
上传时间： 2013-08-05
上传用户：黄华强
为了解决现有环形线圈车检器在工程应用中出现的误检问题，尤其是对同一辆大车的多次误触发问题，本文深入研究导致误检现象的具体原因，并在这基础上提出了一套软硬件的解决方法，以减少误触发现象，提高检测的准确率。 为了方便测量与调试，本文设计了一个PC端软件。它与实验室原有的频率采集工具一块配合工作，能实时而直观地察看车检器的工作状况，从而有利于实验数据的采集与问题分析。通过实验分析，本文总结了误检现象的若干情形，以及导致误检问题的主要原因。 针对上述分析的发现—车检器采用的单一阈值法不能适应复杂的应用环境，本文对检测算法作了改进：对车辆到达的检测，仍采用单一阈值法；对车辆离开的检测，则采用平坦性判定法。后者利用了在车辆离开时，线圈频率从非平坦变为平坦这一特征。它有简单、易移植和防误检的特点。 为了从应用层面解决问题，本文设计了一种基于改进算法的车检器。与同类车检器相比，它除了集成上述车检算法外，还提供一个RS-232的测试端口，按一定的数据协议与PC端的诊断软件通讯，能够帮助现场测试工作的开展。 本文还利用了新车检器做了两组的实验：实验室环境与高速公路车辆检测现场环境下的实验。第一组验证了改进算法的防误检性能，并计算它的检测延迟。其中检测延迟的计算，有助于协调车辆检测系统中线圈、车检器与摄像头三者间的工作。第二组验证了新车检器的检测性能，包括识别和延迟两方面内容。两组实验结果都证实了改进算法的实用价值。
上传时间： 2013-06-16
上传用户：1406054127
随着二十一世纪的到来，人类进入了后PC时代。在这一阶段，嵌入式技术得到了飞速发展和广泛应用。目前，嵌入式技术及其产品已广泛应用于智能家用电器、智能建筑、仪器仪表、通讯产品、工业控制、掌上型电脑、各种智能IC卡的应用等等。将嵌入式系统应用于多媒体移动终端，充分发挥了嵌入式系统的低功耗、集成度高、可扩充能力强等特点，可以达到集移动、语音、图像等各种功能于一身的效果。基于以上背景，本文提出了一种基于嵌入式Linux的多媒体播放器设计方案。 本文首先详细分析了ARM体系结构，研究了嵌入式Linux操作系统在ARM9微处理器的移植技术，包括交叉编译环境的建立、引导装载程序应用、移植嵌入式Linux内核及建立根文件系统，并且实现了嵌入式Linux到EP9315开发板的移植。 由于嵌入式系统本身硬件条件的限制，常用在PC机的图形用户界面GUI系统不适合在其上运行。为此，本文选择了Qt/Embedded作为研究对象，在对其体系结构等方面进行研究基础上，实现了Qt/Embedded到EP9315开发板的移植，完成了嵌入式图形用户界面开发，使得系统拥有良好的操作界面。 针对现今MP3文件格式广泛流行的特点，本文设计了MP3播放器。在深入研究了MP3文件编码原理的基础上，详细论述了播放器的设计过程，没有使用硬件解码方案，采用了软件解码，降低了系统开发成本：在视频播放方面，本文实现了Linux系统下的通用媒体播放器——Mplayer到EP9315开发板的移植。通过对音频数据输出的研究，解决了Mplayer播放声音不正常的问题，实现了一个集音乐和视频播放于一体的嵌入式多媒体播放系统。 最后，总结了论文所做的工作，指出了嵌入式多媒体播放器所需要进一步解决和完善的问题。
上传时间： 2013-04-24
上传用户：梧桐
通用异步收发器(Universal Asynchronous Receiver Transmitter，UART)是一种能同时支持短距离和长距离数据传输的串行通信接口，被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片，但是这些专用的串行接口芯片的缺点是数据传输速率比较慢，难以满足高速率数据传输的场合，而更重要的就是它们都具有不可移植性，因此要利用这些芯片来实现PC机和FPGA芯片之间的通信，势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。 本课题就是针对UART的特点以及FPGA设计具有可移植性的优势，提出了一种基于FPGA芯片的嵌入式UART设计方法，其中主要包括状态机的描述形式以及自顶向下的设计方法，利用硬件描述语言来编制UART的各个子功能模块以及顶层模块，之后将其集成到FPGA芯片的内部，这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。 本课题所设计的LIART支持标准的RS-232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场合，因此可以达到资源利用的最大化。 在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明，本课题中所设计的UART满足预期设计目标。
上传时间： 2013-08-02
上传用户：rocketrevenge
作为性能优异的纠错编码，Turbo码自诞生以来就一直受到理论界以及工程应用界的关注。TD—SCDMA是我国拥有自主知识产权的3G通信标准，该标准把Turbo码是作为前向纠错体制，但Turbo码的译码算法比较复杂并且需要多次迭代，这造成Turbo码译码延时大，译码速度慢，因此限制了Turbo码的实际应用。因此有必要研究如何将现有的Turbo码译码算法进行简化，加速，使其转化成为适合在硬件上实现的算法，将实验室的理论研究成果转化成为硬件产品。 论文主要的研究内容有以下两点： 其一，提出信道自适应迭代译码方案。在事先设定最大迭代次数的情况下，自适应Turbo码译码算法能够根据信道的变化自动调整迭代次数。 仿真结果表明：该自适应迭代译码方案能够根据信道的变化自动调整迭代次数，在保证译码性能基本上没有损失的情况下，有效减少译码时间，明显提高译码速度。 其二，根据得到的信道自适应迭代译码方案，借助Xilinx公司Spartan3 FPGA硬件平台，使用Verilog硬件描述语言，将用C/C++语言写成的信道自适应迭代译码算法转化成为硬件设计实现，得到硬件电路，并对得到的译码器硬件电路进行测试。 测试结果表明：随着信道的变化，硬件电路的译码速度也随之自动变化，信噪比越高译码速度越快，并且硬件译码器性能（误比特率）与实验仿真基本一致。
上传时间： 2013-05-31
上传用户：huyiming139
卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同，因此设计可重配置的Viterbi译码器，使其能够满足多种通信系统的应用需求，具有很重要的现实意义。 本文设计了基于FPGA的高速Viterbi译码器。在对Viterbi译码算法深入研究的基础上，重点研究了Viterbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法，节省了资源；加比选模块使用全并行结构保证处理速度；幸存路径管理模块使用3指针偶算法的流水线结构，大大提高了译码速度。在Xilinx ISE8.2i环境下，用VHDL硬件描述语言编写程序，实现(2，1，7)卷积码的Viterbi译码器。在(2，1，7)卷积码译码器基础上，扩展了Viterbi译码器的通用性，使其能够对不同的卷积码译码。译码器根据不同的工作模式，可以对(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四种广泛运用的卷积码译码，并且可以修改译码深度等改变译码器性能的参数。 本文用Simulink搭建编译码系统的通信链路，生成测试Viterbi译码器所需的软判决输入。使用ModelSim SE6.0对各种模式的译码器进行全面仿真验证，Xilinx ISE8.2i时序分析报告表明译码器布局布线后最高译码速度可达200MHz。在FPGA和DSP组成的硬件平台上进一步测试译码器，译码器运行稳定可靠。最后，使用Simulink产生的数据对本文设计的Viterbi译码器的译码性能进行了分析，仿真结果表明，在同等条件下，本文设计的Viterbi译码器与Simulink中的Viterbi译码器模块的译码性能相当。
上传时间： 2013-06-24
上传用户：myworkpost
MPEG-2是MPEG组织在1994年为了高级工业标准的图象质量以及更高的传输率所提出的视频编码标准，其优秀性使之成为过去十年应用最为广泛的标准，也是未来十年影响力最为广泛的标准之一。 本文以MPEG-2视频标准为研究内容，建立系统级设计方案，设计FPGA原型芯片，并在FPGA系统中验证视频解码芯片的功能。最后在0.18微米工艺下实现ASIC的前端设计。完成的主要工作包括以下几个方面： 1.完成解码系统的体系结构的设计，采用了自顶而下的设计方法，实现系统的功能单元的划分；根据其视频解码的特点，确定解码器的控制方式；把视频数据分文帧内数据和帧间数据，实现两种数据的并行解码。 2.实现了具体模块的设计：根据本文研究的要求，在比特流格式器模块设计中提出了特有的解码方式；在可变长模块中的变长数据解码采用组合逻辑外加查找表的方式实现，大大减少了变长数据解码的时间；IQ、IDCT模块采用流水的设计方法，减少数据计算的时间：运动补偿模块，针对模块数据运算量大和访问帧存储器频繁的特点，采用四个插值单元同时处理，增加像素缓冲器，充分利用并行性结构等方法来加快运动补偿速度。 3.根据视频解码的参考软件，通过解码系统的仿真结果和软件结果的比较来验证模块的功能正确性。最后用FPGA开发板实现了解码系统的原型芯片验证，取得了良好的解码效果。 整个设计采用Verilog HDL语言描述，通过了现场可编程门阵列(FPGA)的原型验证，并采用SIMC0.18μm工艺单元库完成了该电路的逻辑综合。经过实际视频码流测试，本文设计可以达到MPEG-2视频主类主级的实时解码的技术要求。
上传时间： 2013-07-27
上传用户：ice_qi
