自从发表《RS纠错编码原理及其实现方法》以来，收到很多初识RS编码的读者的来信， 大家纷纷表示这篇文章对初学者很有帮助，但同时也指出了很多不足。比如第一版的例子中都是按照码长 ， 但在实际应用中并不总是这种情况，还有就是MATLAB程序，由于作者在工程中是在DSP上用C实现的， 所以文章中的MATLAB程序只是用来说明问题，并没有经过调试。做事应该有始有终，这次修改， 附有详细的经过调试的MATLAB程序。并尽量做到程序具有通用性。
上传时间： 2016-12-10
上传用户：sssl
rs(15,11)编码实现，对于学习RS编码原理的人员可以作为一个例子学习，也可以应用于相应的系统中。
上传时间： 2017-01-16
上传用户：xhz1993
RS编码jiemaRS编码jiemaRS编码jiemaRS编码jiemaRS编码jiemaRS编码jiema
标签： 材料
上传时间： 2017-06-29
上传用户：huanghailian
数字技术、电力电子技术以及控制论的进步推动弧焊电源从模拟阶段发展到数字阶段。数字化逆变弧焊电源不仅可靠性高、控制精度高而且容易大规模集成、方便升级，成为焊机的发展方向，推动了焊接产业的巨大发展。针对传统的埋弧焊电源存在的体积大、控制电路复杂、可靠性差等问题，本文提出了双逆变结构的焊机主电路实现方法和基于“MCU+DSP”的数字化埋弧焊控制系统的设计方案。 本文详细介绍了埋弧焊的特点和应用，从主电源、控制系统两个方面阐述了数字化逆变电源的发展历程，对数字化交流方波埋弧焊的国内外研究现状进行了深入探讨，设计了双逆变结构的数字化焊接系统，实现了稳定的交流方波输出。 根据埋弧焊的电弧特点和交流方波的输出特性，本文采用双逆变结构设计焊机主电路，一次逆变电路选用改进的相移谐振软开关，二次逆变电路选用半桥拓扑形式，并研究了两次逆变过程的原理和控制方式，进行了相关参数计算。根据主电路电路的设计要求，电流型PWM控制芯片UC3846用于一次逆变电路的控制并抑制变压器偏磁，选择集成驱动芯片EXB841作为二次逆变电路的驱动。 本课题基于“MCU+DSP”的双机主控系统来实现焊接电源的控制。其中主控板单片机ATmega64L主要负责送丝机和行走小车的速度反馈及闭环PI运算、电机PWM斩波控制以及过压、过流、过热等保护电路的控制。DSP芯片MC56F8323则主要负责焊接电流、焊接电压的反馈和闭环PI运算以及控制焊接时序，以确保良好的电源外特性输出。外部控制箱通过按键、旋转编码器进行焊接参数和焊接状态的给定，预置和显示各种焊接参数，快速检测焊机状态并加以保护。 主控板芯片之间通过SPI通讯，外部控制箱和主控板之间则通过RS—485协议交换数据。通过软件设计，实现焊接参数的PI调节，精确控制了焊接过程，并进行了抗干扰设计，解决了影响数字化埋弧焊电源稳定运行的电磁兼容问题。 系统分析了交流方波参数的变化对焊接效果的影响，通过对焊接电流、焊接电压的波形分析，证明了本课题设计的埋弧焊电源能够精确控制引弧、焊接、 收弧等焊接时序，并可以有效抑制功率开关器件的过流和变压器的偏磁问题，取得了良好的焊接效果。 最后，对数字化交流方波埋弧焊的控制系统和焊接试验进行了总结，分析了系统存在的问题和不足，并指出了新的研究方向。 关键词：埋弧焊；交流方波；数字化；逆变；软开关技术
上传时间： 2013-04-24
上传用户：kjgkadjg
高速发展的DSP技术为语音信号处理领域提供了良好的发展平台，使得实时实现各种复杂的算法称为可能。G．729语音编码是国际电信联盟(ITU-T)于1996年获准通过的采用共轭结构代数码激励线性预测技术的具有8 kbit/s码速率的语音算法建议，广泛应用于数字移动通信、IP电话和数字卫星通信中。本文研究了G．729语音编码原理和在TMS320C5416定点DSP芯片上实时实现该编码器过程中的软、硬件设计。主要涉及有以下几方面内容： 1．介绍语音编码技术和DSP技术的发展概况。 2．研究了基于CELP结构的G．729编码的算法原理。 3．根据G．729声码器实时实现的需要，介绍硬件平台的组成，研究了系统软件的设计和基于算法和实时需要的软件优化。 4．利用DSP代码调试工具对系统性能进行分析，得出测试结果。
上传时间： 2013-07-11
上传用户：woshiayin
对于H.264视频编码系统，虽然单纯用软件也可以实现整个编码过程，但是由于整个编码系统的算法复杂度很高，里面又有大量的数学运算，使得软件的计算能力差、速度慢，容易造成总线拥挤，所以单纯地依靠软件无法实现视频编码的要求。为了缩短整个编码的时间，提高编码系统的工作效率，有必要将软件中耗费时间和资源较多的模块用硬件来实现。本文正是基于上述的想法，通过使用FPGA丰富的内部资源来实现H.264的编码。本系统流程是首先使用视频解码芯片SAA7113将从摄像头传输过来的PAL制式数据转换为ITU656格式的数字视频数据，然后由FPGA读取并进行预测、变换和编码，最后将编码生成的码流通过USB接口发送到PC端进行解码和显示。
上传时间： 2013-06-30
上传用户：hehuaiyu
LDPC(Low Density Parity Check)码是一类可以用非常稀疏的校验矩阵或二分图定义的线性分组纠错码，最初由Gallager发现，故亦称Gallager码.它和著名Turbo码相似，具有逼近香农限的性能，几乎适用于所有信道，因此成为近年来信道编码界研究的热点。 LDPC码的奇偶校验矩阵呈现稀疏性，其译码复杂度与码长成线性关系，克服了分组码在长码长时所面临的巨大译码计算复杂度问题，使长编码分组的应用成为可能。而且由于校验矩阵的稀疏特性，在长的编码分组时，相距很远的信息比特参与统一校验，这使得连续的突发差错对译码的影响不大，编码本身就具有抗突发差错的特性。 本文首先介绍了LDPC码的基本概念和基本原理，其次，具体介绍了LDPC码的构造和各种编码算法及其生成矩阵的产生方法，特别是准循环LDPC码的构造以及RU算法、贪婪算法，并在此基础上采用贪婪算法对RU算法进行了改进。 最后，选用Altera公司的Stratix系列FPGA器件EPls25F67217，实现了码长为504的基于RU算法的LDPC编码器。在设计过程中，为节省资源、提高速度，在向量存储时采用稀疏矩阵技术，在向量相加时采用通过奇校验直接判定结果的方法，在向量乘法中，采用了前向迭代方法，避开了复杂的矩阵求逆运算。结果表明，该编码器只占用约10％的逻辑单元，约5％的存储单元，时钟频率达到120MHz，数据吞吐率达到33Mb/s，功能上也满足编码器的要求。
上传时间： 2013-06-09
上传用户：66wji
H.264/AVC是国际电信联盟与国际标准化组织/国际电工委员会联合推出的活动图像编码标准，简称H.264。作为最新的国际视频编码标准，H.264/AVC与MPEG-4、H.263等视频编码标准相比，性能有了很大的提高，并已在流媒体、数字电视、电话会议、视频存储等诸多领域得到广泛的应用。 本论文的研究课题是基于H.264/AVC视频编码标准的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自适应可变长编码)编码算法研究及FPGA实现。对于变换后的熵编码，H.264/AVC支持两种编码模式：基于上下文的可变长编码(CAVLC)和基于上下文的自适应算术编码(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，尽管CAVLC算法也是采用了VLC编码，但是同以往标准不同，它所有的编码都是基于上下文进行。这种方法比传统的查单一表的方法提高了编码效率，但也增加了设计上的困难。 作者在全面学习H.264/AVC协议和深入研究CAVLC编码算法的基础上，确定了并行编码的CAVLC编码器结构框图，并总结出了影响CAVLC编码器实现的瓶颈。针对这些瓶颈，对CAVLC编码器中的各个功能模块进行了优化设计，这些优化设计包括多参考块的表格预测法、快速查找表法、算术消除法等。最后，用Verilog硬件描述语言对所设计的CAVLC编码器进行了描述，用EDA软件对其主要功能模块进行了仿真，并在Cyclone II系列EP2C20F484的FPGA上验证了它们的功能。结果表明，该CAVLC编码器各编码单元的编码速度得到了显著提高且均能满足实时通信要求，为整个CAVLC编码器的实时通信提供了良好的基础。
上传时间： 2013-06-22
上传用户：diamondsGQ
在数字通信中，采用差错控制技术(纠错码)是提高信号传输可靠性的有效手段，并发挥着越来越重要的作用。纠错码主要有分组码和卷积码两种。在码率和编码器复杂程度相同的情况下，卷积码的性能优于分组码。 卷积码的译码方法主要有代数译码和概率译码。代数译码是基于码的代数结构；而概率译码不仅基于码的代数结构，还利用了信道的统计特性，能充分发挥卷积码的特点，使译码错误概率达到很小。 卷积码译码器的设计是由高性能的复杂译码器开始的，对于概率译码最初的序列译码，随着译码约束长度的增加，其译码错误概率可达到非常小。后来慢慢地向低性能的简单译码器演化，对不太长的约束长度，维特比(Viterbi)算法是非常实用的。维特比算法是一种最大似然的译码方法。当编码约束度不太大(小于等于10)或者误码率要求不太高(约10-5)时，Viterbi译码算法效率很高，速度很快，译码器也较简单。 目前，卷积码在数传系统，尤其是在卫星通信、移动通信等领域已被广泛应用。 本论文对卷积码编码和Viterbi译码的设计原理及其FPGA实现方案进行了研究。同时，将交织和解交织技术应用于编码和解码的过程中。 首先，简要介绍了卷积码的基础知识和维特比译码算法的基本原理，并对硬判决译码和软判决译码方法进行了比较。其次，讨论了交织和解交织技术及其在纠错码中的应用。然后，介绍了FPGA硬件资源和软件开发环境Quartus Ⅱ，包括数字系统的设计方法和设计规则。再有，对基于FPGA的维特比译码器各个模块和相应算法实现、优化进行了研究。最后，在Quartus Ⅱ平台上对硬判决译码和软判决译码以及有无交织等不同情况进行了仿真，并根据仿真结果分析了维特比译码器的性能。 分析结果表明，系统的误码率达到了设计要求，从而验证了译码器设计的可靠性，所设计基于FPGA的并行Viterbi译码器适用于高速数据传输的场合。
上传时间： 2013-04-24
上传用户：tedo811
随着移动终端、多媒体、Internet网络、通信，图像扫描技术的发展，以及人们对图象分辨率，质量要求的不断提高，用软件压缩难以达到实时性要求，而且会带来因传输大量原始图象数据带来的带宽要求，因此采用硬件实现图象压缩已成为一种必然趋势。而熵编码单元作为图像变换，量化后的处理环节，是图像压缩中必不可少的部分。研究熵编解码器的硬件实现，具有广阔的应用背景。本文以星载视频图像压缩的硬件实现项目为背景，对熵编码器和解码器的硬件实现进行探讨，给出了并行熵编码和解码器的实现方案。熵编解码器中的难点是huffman编解码器的实现。在设计并行huffman编码方案时通过改善Huffman编码器中变长码流向定长码流转换时的控制逻辑,避免了因数据处理不及时造成数据丢失的可能性，从而保证了编码的正确性。而在实现并行的huffman解码器时，解码算法充分利用了规则化码书带来的码字的单调性，及在特定长度码字集内码字变化的连续性，将并行解码由模式匹配转换为算术运算，提高了存储器的利用率、系统的解码效率和速度。在实现并行huffman编码的基础上，结合针对DC子带的预测编码，针对直流子带的游程编码，能够对图像压缩系统中经过DWT变换，量化，扫描后的数据进行正确的编码。同时，在并行huffman解码基础上的熵解码器也可以解码出正确的数据提供给解码系统的后续反量化模块，进一步处理。在本文介绍的设计方案中，按照自顶向下的设计方法，对星载图像压缩系统中的熵编解码器进行分析，进而进行逻辑功能分割及模块划分，然后分别实现各子模块，并最终完成整个系统。在设计过程中，用高级硬件描述语言verilogHDL进行RTL级描述。利用了Altera公司的QuartusII开发平台进行设计输入、编译、仿真，同时还采用modelsim仿真工具和symplicity的综合工具，验证了设计的正确性。通过系统波形仿真和下板验证熵编码器最高频率可以达到127M，在62.5M的情况下工作正常。而熵解码器也可正常工作在62.5M，吞吐量可达到2500Mbps，也能满足性能要求。仿真验证的结果表明：设计能够满足性能要求，并具有一定的使用价值。
上传时间： 2013-05-19
上传用户：吴之波123
