，本设计采用2片AT89C52单片机构成主从式的控制系统。红外遥控部分采用遥控车模专用编、解码芯片TX-2/RX-2，提高控制的可靠性。采用红外传感器进行里程检测；超声波传感器进行障碍识别；感光电阻辅以步进电机控制的转动机构进行光源方向的检测，并能用软件控制小车行驶到光源附近。采用步进电机对小车的转向进行精确的控制。此外，采用四位LED数码管和若干LED发光二极管显示时间、行进的里程以及小车的各种状态；采用AT24C08串行EEPROM记录小车的行驶轨迹，并能按照所记录的轨迹自动行驶。 本次设计基于完备的软硬件系统，很好的实现了小车语音遥控、任意曲线行驶、路线记录与重放、自动查找光源、自动避障，里程统计并发出指示信息等功能。
上传时间： 2017-05-11
上传用户：CSUSheep
樣板 B 樹 ( B - tree ) 規則 : (1) 每個節點內元素個數在 [MIN,2*MIN] 之間, 但根節點元素個數為 [1,2*MIN] (2) 節點內元素由小排到大, 元素不重複 (3) 每個節點內的指標個數為元素個數加一 (4) 第 i 個指標所指向的子節點內的所有元素值皆小於父節點的第 i 個元素 (5) B 樹內的所有末端節點深度一樣
上传时间： 2017-05-14
上传用户：日光微澜
欧几里德算法：辗转求余 原理: gcd(a,b)=gcd(b,a mod b) 当b为0时,两数的最大公约数即为a getchar()会接受前一个scanf的回车符
上传时间： 2014-01-10
上传用户：2467478207
数据结构课程设计 数据结构B+树 B+ tree Library
上传时间： 2013-12-31
上传用户：semi1981
随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控制领域中一类重要的线性分组码，由于它编解码结构相对固定，性能强，不但可以纠正随机差错，而且对突发错误的纠错能力也很强，被广泛应用在数字通信、数据存储系统中，以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义，而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识，重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行，接着介绍了有限域的有关理论。基于RS码传统的单倍结构，本文提出了一种八倍并行编码及九倍并行解码方案，并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展，译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构，其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理，使编解码的数据吞吐量大为提高，同时延时更小。 本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析，综合软件为QUATURSⅡ V8．0。验证及测试表明，本设计在满足编解码基本功能的基础上，能够实现数据的高吞吐量和低延时传输，达到性能指标要求。本论文在基于FPGA的RS（255，223）编解码器的高速并行实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：思琦琦
随着人们对于数字视频和数字图像的需求越来越大，数字电视广播和手机电视迅速发展起来，但是人们对于数字图像质量的要求也越来越高。对于观众来讲，画面的质量几乎是最为重要的，然而由于信道传输特性不理想和加性噪声的影响，不可避免地会产生误码，导致图像质量的下降，甚至无法正常收看。因此，为了保障图像质量就需要采用纠错编码(又称信道编码)的方式来实现通信。在数字视频广播系统(DVB)中，无论是卫星传输，电缆传输还是地面传输都采用了信道编码。 本文首先深入研究DVB标准中的信道编码部分的关键技术；然后依照DVB-T标准技术要求，设计并硬件实现了数字视频传输的信道编解码系统。在该系统中，编解码器与信源端的接口利用了MPEG-2的视频传输接口同步并行接口(SPI)，这种接口的应用让系统具有很强的通用性；与信道端接口采用了G.703接口，具有G.703接口功能和特性的数据通信设备可以直接与数字通信设备连接，这使得应用时对于信道的选择具有较大的灵活性。 在深入理解RS编解码算法，卷积交织/解交织原理，卷积编码/VITERBI译码算法原理的基础上，本文给出了解码部分的设计方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件实现。在RS解码过程中引入了流水线机制，从而很大程度上提高了解码效率。解交织器部分采用了RAM分区循环法，利用对RAM读写地址的控制实现解卷积交织，这种方法控制电路简单，实现速度比较快，代价小。VITERBI译码器采用截尾译码，在几乎不影响译码准确度的基础上大大提高了解码效率。
上传时间： 2013-07-16
上传用户：372825274
VIP专区-嵌入式/单片机编程源码精选合集系列（97）资源包含以下内容：1. 介绍了Imu器件的模型参数及实验验证研究.2. 介绍IMU器件的试验测试和参数分析.3. DM9000的中文参考资料.4. 一个在通用i2c程序基础上加入自己的修改.5. 本程序是模拟的大习幕点阵的三种刷新效果。程序简单.6. sim卡 读卡教程 SIM 读卡 详细教程.7. T6963c(240*128)液晶驱动（AVR Mega128) C语言.8. *** *** *** *** *** *** *** *** * USB測試程式說明 By hugang, hgx2000@mail.china.com ****************.9. 通过调用DLL文件进行仪器数据采集并进行解析..10. ES6028 Vibratto DVD Processor Data Sheet 很详细的IC各部件的功能详细介绍.11. DS18B20温度传感器应用解析.12. LPC 2300 串口开发；LPC2300是NXP 公司推出的最新的嵌入式芯片；异步串口通讯功能很强；本人写了个测试案例；供大家参考；.13. Back in 2002, the 6502 disappeared out of all catalogues. Wanted to know, if it s possible to buil.14. EEPROM acces under ADS.15. A digital fi‘equeney meter designed with FPGA development software Q-~us 11 is introduced．The 1 Hz—l.16. S3C2440A datasheet.17. RS编解码程序.18. 专业汽车级嵌入式操作系统OSEK的源代码.19. 基于LPC2000系列的USB主机驱动程序,可在此基础上进行USB主机相关的开发.20. 嵌入式TCP/IP协议栈应用主机端程序（VC6源码） 一个专为嵌入式系统编写的小型TCP/IP协议栈TCP/IPLean.21. fft滤波器.22. fat32文件系统的代码.23. 这个是显示时间用的.24. iic commulacation by labview.25. 上载的程序可以用于PIC单片机,也可以用于430单片机,本人原创,到至今还没有发现哪位网友想出这种办法,希望站长能多加分..26. 一个很好的flash程序烧写工具.27. 本人有关PLC测试源码.28. tvp5150数据手册和TI的C文件,对tvp5150驱动开发有帮助.29. 该软件能很好地实现数控机床上的G00.30. SPI简单的数据传输.用单片595传输数据.简单易懂.31. 达芬奇双核开发板TMS320DM644xled的源代码.32. ARM的bootloader程序.33. for displaying led test program.34. 51上通过测试的程序.35. 天下无双、功能最多的Flash！一个文件.36. 基于东进的D161A语音卡的开发平台.37. i2c-test.38. GPRS上网.39. gui关键的几个类的代码.40. 628512在实际电路中的应用图纸,有实际应用的意义..
上传时间： 2013-04-15
上传用户：eeworm
Reed-Solomon码(简称RS码)是一种具有很强纠正突发和随机错误能力的信道编码方式，在深空通信、移动通信、磁盘阵列以及数字视频广播(DVB)等系统中具有广泛的应用。 本文简要介绍了有限域基本运算的算法和常用的RS编码算法，分析了改进后的Euclid算法和改进后的BM算法，针对改进后的BM算法提出了一种流水线结构的译码器实现方案并改进了该算法的实现结构，在译码器复杂度和译码延时上作了折衷，降低了译码器的复杂度并提高了译码器的最高工作频率。在Xilinx公司的Virtex-Ⅱ系列FPGA上设计实现了RS(255,239)编译码器，证明了该方案的可行性。
上传时间： 2013-06-11
上传用户：奇奇奔奔
RS(Reed-Solomon)码是差错控制领域中一类重要的线性分组码，由于其出众的纠错能力，被广泛地应用于各种差错控制系统中，以满足对数据传输通道可靠性的要求。 本文主要研究RS码的编译码方法以及基于FPGA(Field Programmable Gate Array)的RS码的实现方法。对所设计的编码译码器的主要性能指标进行了仿真及实际功能测试，并给出了时序仿真波形图和实际测试的结果。最后对于RS软判决译码器的实现进行试探性的研究。 本文的主要工作有：1)采用现场可编程门阵列(FPGA)实现了 RS 码的编码和译码；2)采用更高效的RiBM算法，不仅减少了逻辑单元(Logic Element)的使用量，而且速度上也得到提高；3)用 VHDL 语言实现RS编码译码，包括伽罗华(Galoias)域内的乘法除法器的设计，伴随式求解电路，关键方程求解电路等；4)对于钱搜索电路的实现进行了改进；5)硬件上用ALrERA公司Cyclone系列的。EP1C20F324C8芯片加以实现。
上传时间： 2013-04-24
上传用户：qoovoop
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-11-06
上传用户：smallfish
