st7920 128*64测试程序sbit RS = P1^0 sbit RW = P1^1 sbit E = P1^2
st7920 128*64测试程序sbit RS = P1^0 sbit RW = P1^1 sbit E = P1^2...
RS测试技术资料
📦 资源总数：13263
💻 源代码：84776
📚 RS测试全部资料 (13263个)
用于数据块容错编码校验的芯片的RS编码器设计的测试代码
用于数据块容错编码校验的芯片的RS编码器设计的测试代码...
1602液晶测试程序, RS EQU P3.7 RW EQU P3.6 E EQU P3.5
1602液晶测试程序, RS EQU P3.7 RW EQU P3.6 E EQU P3.5...
通过RS-232读取产品串口信息,自动保存串口信息,并进行比较,若与合格的串口信息比较就判断合格,否则为不合格,能自动以产品名为文件夹,产品条码系列号为文件名保存信息,测试产品时非常有用.
通过RS-232读取产品串口信息,自动保存串口信息,并进行比较,若与合格的串口信息比较就判断合格,否则为不合格,能自动以产品名为文件夹,产品条码系列号为文件名保存信息,测试产品时非常有用....
RS（255，223）译码器的FPGA实现及其性能测试
本课题首先研究了常规的RS译码器的算法，确定在关键方程的计算中采用一种新改进的BM算法，然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器，通过这些优化方法提高了...
保密通信中RS编解码的FPGA实现
由于信道中存在干扰,数字信号在信道中传输的过程中会产生误码.为了提高通信质量,保证通信的正确性和可靠性,通常采用差错控制的方法来纠正传输过程中的错误.本文的目的就是研究如何通过差错控制的方法以提高通信...
RS编译码的FPGA实现
RS(Reed-Solomon)码是差错控制领域中一类重要的线性分组码，由于其出众的纠错能力，被广泛地应用于各种差错控制系统中，以满足对数据传输通道可靠性的要求。 本文主要研究RS码的编译码方法以及基...
基于FPGA的RS码译码器的设计
介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，...
基于FPGA的RS码译码器的设计
介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，...
基于PLD的RS码编译码器设计
基于PLD的RS码编译码器设计，用VHDL语言编写，编译通过，测试结果正确。...