压缩工程
高速双端口RAM的vhdl实现。包含仿真波形
ROM+RAM 技术资料
汇集 ROM+RAM 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 38 / 50 页
电路图纸
实现双口RAM映射到DSP地址单元空间中，使得双口RAM直接读取DSP中的数据或程序。
源码文件
DDR RAM控制器的VHDL源码, 实现平台是Lattice FPGA
电子书籍
ds1302 timekeeper code for renesas M16c...I coded and optimized time keeping and ram usage function.
ds1302 timekeeper code for renesas M16c...I coded and optimized time keeping and ram usage function. (-:cool:-)
电路图纸
基于IP核双口RAM的FPGA与DSPEMIF的接口设计
电路图纸
介绍了单片机系统RAM测试的一般方法,并在原有的MARCH-G算法的基础上进行了更深入的研究,提出了一种低功耗的改进方法.
压缩工程
A zero delay buffer is a device that can fan out 1 clock signal into multiple clock signals with zer
电路图纸
介绍了单片机系统RAM测试的一般方法,并在原有的MARCH-G算法的基础上进行了更深入的研究,提出了一种低功耗的改进方法.
电子书籍
· 摘要： 文章详细介绍了高速模数转换器TLC5510的结构特点、性能、引脚功能,并给出了基于双口RAM的A/D转换器与数字信号处理器TMS320F206接口电路.
源码文件
-一个LINUX下的使用方便 的CD-ROM刻录软件,开放源码，编译后即可使用