VHDL程序设计的RAM存储器
VHDL程序设计的RAM存储器,双端口,128×16比特...
VHDL程序设计的RAM存储器,双端口,128×16比特...
多总线切换的VHDL代码。可用于多RAM的管理。...
Keil c编写的DS1302源代码。DS1302 是美国DALLAS公司推出的一种高性能、低功耗、带RAM的实时时钟电路,它可以对年、月、日、周日、时、分、秒进行计时,具有闰年补偿功能,工作电压为2.5V~5.5V。采用三线接口与CPU进行同步通信,并可采用突发方式一次传送多个字节的时钟信号或RA...
Dual Port RAM Asynchronous Read/Write 经过modelsim仿真...
Synchronous read write RAM verilog。经过modelsim se仿真。...