源码文件
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1…
RAM+Testing 源代码
汇集 RAM+Testing 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 44 / 50 页
源码文件
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1…
源码文件
Testing loadall[0m
源码文件
////////////////////////////////////////////////////////////////////// //// …
源码文件
-T .\RAM.ld -Wl,-Ttext=0x40000000,-Tdata=0x40003000 --gc-sections -o .\RAM\Blinky.elf ".\ram\startup.o" ".\ram\serial.o" ".\ram\bl…
源码文件
////////////////////////////////////////////////////////////////////// //// …
源码文件
现在的FPGA基本上都提供了Block RAM供用户使用，所以在自己的工程怎么用VHDL来使用这些Block RAM就非常重要。当然，还是推荐使用开发商提供的软件来生成一个RAM模块，但是这样的RAM块不论移植性还是灵活性都降低了。所以这里采用VHDL来描述一…
源码文件
////////////////////////////////////////////////////////////////////// //// …
源码文件
module encode_finish(CLK, RESET,DATA_IN, RATE_SELECT,DATA1_OUT,DATA2_OUT);//编码模块 input CLK;//时钟信号 input DATA_IN;//输入数据端口 input …
源码文件
".\ram\str71x.o" ".\ram\71x_it.o" ".\ram\retarget.o" "..\..\..\..\LIB\ST\STR71xR.LIB" ".\ram\blinky.o" --strict --scatter ".\RAM\B…