📚 R-V技术资料

📦 资源总数:1927
💻 源代码:608124

📚 R-V全部资料 (1927个)

使用Verilog编写的同步FIFO,可通过设置程序中的DEPTH设置FIFO的深度,FIFO_WRITE_CLOCK上升沿向FIFO中写入数据,\r\nFIFO_READ_CLOCK上升沿读取数据。...

📅

啥也不说了,国外出的新书:高级FPGA设计。各位,有钱的就下,没钱的挣够了下。 \r\n把\"镇山之宝\"贡献出来了。\r\n...

📅

提出了一种利用FPGA技术解决ARINC429通信的实现方案,该方案不仅使国内的ARINC429通信设备摆脱了对国外ASIC电路的依赖,还降低了设备成本,并且克服了国外ASIC电路的不足,实现了任意长...

📅

]本文介绍了如何利用CPLD(复杂可编程逻辑器件)与单片机的结合实现并行I/\r\nO(输入/输出)接口的扩展。该设计与用8255做并行I/O接口相比,与单片机软件完全兼容,\r\n同时拥有速度快,功...

📅