搜索结果
找到约 5 项符合
Q5 的查询结果
VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF
VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定
PLL是数字锁相环设计源程序,
其中, Fi是输入频率(接收数据),
Fo(Q5)是本地输出频率.
目的是从输入数据中提取时钟信号(Q5),
其频率与数据速率一致,
时钟上升沿锁定在数据的上升和下降沿上；
顶层文件是PLL.GDF
电源技术 N79E8132移动电源方案
N79E8132移动电源方案功能介绍 本方案的特色是采用新唐生产的兼容MCS-51核心的N79E8132单片机，可以在-40度到85度温度范围内安全工作，具备4K FLASH，4K DATAFLASH，512B RAM，高精度10位ADC，内置带隙电压可省去外部参考电压，内置22.1184M、11.0592M振荡器，并具有可分频的时钟供单片机核心使用，可以根据性能需 ...
VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF ...
操作系统开发 设计一个按时间片轮转法实现处理器调度的程序 （1）假定系统有5个进程
设计一个按时间片轮转法实现处理器调度的程序 （1）假定系统有5个进程，每个进程用一个PCB来代表。PCB的结构为： &#8226 进程名——如Q1~Q5。 &#8226 指针——把5个进程连成队列，用指针指出下一个进程PCB的首地址。 &#8226 要求运行时间——假设进程需要运行的单位时间数。 &#8226 已运行时间——进程已运行的单位时间数， ...