PLL锁相环原理及其应用（e文）
老外的PLL锁相环原理和应用介绍，很不错！...
Pll技术资料
📦 资源总数：444
💻 源代码：8888
锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”
🔥 Pll热门资料
查看全部444个资源 »使用时钟PLL的源同步系统时序分析
使用时钟PLL的源同步系统时序分析一）回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay –...
PLL design assistnat-- tells you how to design a good P
PLL design assistnat-- tells you how to design a good P...
是关于sigma delta PLL设计的详细论文
是关于sigma delta PLL设计的详细论文，论文中有具体的设计细节，并在附录中有相应的matlab、vhdl code...
使用改进的COSTAS环实现锁相环（PLL）
使用改进的COSTAS环实现锁相环（PLL），应用于高动态的数字化接收系统...
💻 Pll源代码
查看更多 »📂 Pll资料分类