Pll
共 444 篇文章
Pll 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 444 篇文章，持续更新中。
锁相环基本原理
一个典型的锁相环（PLL ）系统，是由鉴相器（PD ），压控荡器（VCO ）和
低通滤波器（LPF ）三个基本电路组成
pll的测试文档
实现简单的pll模块的调用，对于锁相环的认识有很大的帮助
1.2GHz~2.1GHz的宽带频率合成器设计
1.2GHz~2.1GHz的宽带频率合成器设计
4350,Pll+VCO
PLL程序
PLL例子的程序，可能会对研究者有所帮助。
PLL原理
PLL原理介绍，希望对研究者有所帮助，但需要对英文有一定的了解。
PLL
程序给出了在CCS环境下，DSP2812的锁相环代码，通过PI调节使输出角度跟踪输入角度，为整流，逆变等提供电网相位角。
飞思卡尔Kinetis10PLL超频
飞思卡尔Kinetis10PLL超频相关资源
全数字的锁相环
基TMS320F28335的全数字锁相环。PLL
pll
为锁相回路或锁相环，用来统一整合时脉讯号，使内存能正确的存取资料。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利 用锁相环路就可以实现这个目的。
Topweaver 1.1
提供了很好的频率合成方法一个很好用的ＨＤＬ设计工具，能够自动将子模块聚合成一个顶层文件，DLL/PLL资源为我们提供了很好的频率合成方法。但是一些时候人们依然通过编写HDL代码来实现时钟的分频，以实现特殊的分频系数，可调节的占空比和其它DLL/PLL不容易实现的功能。
PLL,SCI,AD模块
在Codewarrior下编译通过，用于飞思卡尔智能车竞赛光电组AD、SCI模块
单片机控制的ADF4106锁相频率合
给出了一种以单片集成PLL芯片ADF4106为核心,并通过AT89C2051单片机对ADF4106进行控制来实现锁相频率合成器的设计方法.文中在介绍了ADF4106芯片的内部功能结构的基础上,探讨了锁相频率合成器的基本原理和工作特性;给出了基于ADF4106的锁相频率合成器的硬件电路结构和软件程序设计方法.该设计经仿真测试证明,锁相效果良好,结构精简,性能可靠.
LPM 嵌入式锁相环调用
用LPM开发PLL锁相环是在winxp环境下一种方便的Quartusii软件设计方法。
现代数字系统设计技术
可编程逻辑器件经历了从PROM、PLA、PAL、 GAL、EPLD到CPLD和FPGA的发展过程，在结构、工艺、集成度、功能、速度和灵活性方面不断地改进和提高。目前,FPGA 已开始采用90nm工艺，集成度可达上千万门，速度可达千兆级，内置硬核、存储器、DSP块、PLL等,支持多种软核,成为理想的SOC设计平台
基于DDS和PLL技术的数字调频源的研制.pdf
资料->【C】嵌入系统->【C0】嵌入式综合->【4】单片机论文->硕士毕业论文->基于DDS和PLL技术的数字调频源的研制.pdf
EasyFPGA060 静态PLL实验及文档
EasyFPGA060 静态PLL实验及文档
MB1504
MB1504
The Fujitsu MB1504/MB1504H/MB1504L, utilizing BI-CMOS technology, is a single chip
serial input PLL frequency synthesizer with pulse-swallow function.
单片机控制的全数字锁相直流调速系
锁相环调速系统的工作原理所谓锁相环PLL(phase Loop Locked)是能完成两个频率信号相位同步的负反馈自动控制系统,它有三个基本单元;相位比较器、压控振荡器和低通滤波器.
单片机控制的DDS+PLL宽带频率合成器
介绍了DDS芯片AD9852和锁相环芯片ADF4113的主要工作原理和功能特点.介绍了DDS+PLL混合频率合成技术的原理和应用.给出了用单片机控制DDS+PLL实现2～4GHz宽带跳频频率合成器的设计电路,并给出实验结果.
PLL FM发射芯片
锁相环立体声调频FM发射芯片，可进行软件控制FM的发射频率