PLL
锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”
资源总数
207
PLL 热门资料
PLL锁相环
PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振...
2021-07-23
LPC2468-PLL例程
本资源提供了LPC2468开发板的PLL例程，适用于ARM嵌入式系统的学习与开发。内容详尽，包括了从基础到进阶的应用实例，非常适合初学者快速上手以及资深开发者深入研究。通过这些精心编写的代码示例，您可以轻松掌握如何配置和使用LPC2468微...
2025-12-02
2
hittite pll chip manual
Hittite PLL芯片评估套件用户手册，详细介绍了PLL模块的配置、测试方法及应用指南，适用于射频和通信系统设计。包含硬件连接、寄存器设置与调试技巧，是工程师进行频率合成器开发的重要参考资料。
2026-03-10
2