PLL-LMX全部资料下载-265个PLL-LMX技术资源-虫虫下载站

利用锁相环(PLL)和YTO相结合,设计出一种频率合成器。实现了3～7 GHz的频率覆盖和低于0.2 Hz的频率分辨率。全频段相噪均在-108 dBc/Hz@10 kHz以下,具有较高的实用价值。...

📅 2013-10-31

结合直接数字频率合成（DDS）和锁相环（PLL）技术完成了X波段低相噪本振跳频源的设计。文章通过软件仿真重点分析了本振跳频源的低相噪设计方法，同时给出了主要的硬件选择和详细电路设计过程。最后对样机的测...

📅 2013-11-12

摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。关键词: 时钟分相技术; 应用中图分类号: TN 79　　文献标识码:A 　　文章编号: 025820934 (2...

📅 2013-12-17

  Telecommunication, satellite links and set-top boxes allrequire tuning a high frequency o...

📅 2013-12-20

对并联谐振逆变器的工作原理(即换流过程) 进行了分析,详细地分析并联逆变器各种情况下的工作状态;通过分析得出逆变器的最佳工作状态,即容性工作状态。对锁相环的结构做了简要分析,并给出其相位模型;在此基础...

📅 2013-10-26

　　PIC16C54C为8位单片机，指令字长12位，全部指令都是单字节指令，系统为哈佛结构，数据总线和程序总线各自独立分开，数据总线宽度为8位，程序总线宽度为12位，内部程序存储器为512&tim...

📅 2013-12-23

FEATURES400 MSPS internal clock speedIntegrated 10-bit DAC32-bit tuning wordPhase noise ≤ –120 dBc/H...

📅 2014-12-04

at91rm9200启动过程教程系统上电，检测BMS，选择系统的启动方式，如果BMS为高电平，则系统从片内ROM启动。AT91RM9200的ROM上电后被映射到了0x0和0x100000处，在这两个...

📅 2013-10-27

1、支持USB 1.1通讯协议；2、支持高速（Full Speed、12Mbps ）和低速（Low Speed、1.5Mbps ）传输；3、 6MHz晶体，锁相环PLL振荡器提供高速、低速所需时钟...

📅 2013-11-03

应用软件根据BYPASS信号的值来决定是否使用PLL。如果使用PLL，那么它总是输出一个200MHz的时钟信号，并且联合系统分频器（SYSDIV）共同产生系统时钟。馈送到PWM模块的时钟由系统时钟提供...

📅 2013-10-17

📚 PLL-LMX技术资料