提出一种增加去耦支路损耗抑制电源分配网络PDN中并联谐振的方法。该方法通过在去耦支路引入一个串联电阻，使PDN的损耗增加，从而抑制PDN并联谐振。给出了理论模型，借助Hyperlynx PI仿真软件在DM642板卡上进行仿真实验。结果表明，在去耦支路引入一个0.45 Ω电阻，可将PDN并联谐振处的品质因数Q从282抑制到13。同时，分析了引入电阻对...
共匹配 9 份工程资料
⚡ 1414.39 ms
This guide explains how data networks operate, why data systems are becoming more complicated, and how data networks are changing to permit broadband services and applications...
This file contains documentation all APIs from Palm, Inc. for Palm OS by ACCESS. It includes the API function definitions for the following product lines: Centro Treo Tungsten...
High-speed Digital Design 中文版如果你想成为一个优秀的高速电路设计工程师，必须学习国外高手的经典设计。全书共分10章，着重介绍了在高速数字电路中电阻元件、电容元件、电感元件、铁氧体元件的特性与应用，高速数字电路的PDN设计，高速数字电路的去耦电路设计，FPGA的PDN设计，高速数字电路的信号完整性，高速数字电路的EMI抑制...
文中应用电磁场全波仿真工具SIwave构建信号跨层走线模型,从电源分配网络(PDN)阻抗的角度分析了跨层走线对信号传输的影响,同时使用添加电容的方法优化信号传输路径,并对电容的选取及其位置的确定进行了研究,为PCB设计提供参考。
本论文系统研究了系统级封装的电源完整性分析，电源分布网络设计以及三维混合芯片堆叠引起的近场耦合问题。对封装级PDN结构设计，宽频带、高隔离深度的噪声隔离抑制技术以及新型混合芯片三维堆叠屏蔽结构进行了重点研究上。
Cadence® Allegro® Sigrity™ PI(电源完整性）集成设计和分析环境，帮助您简化在高速和高电流PCB系统和IC封装上的电源分配网络创建流程。设计工程师和电气工程师可使用一系列从基础到进阶的功能，对设计周期各阶段的电气性能进行探索、优化和解决问题。通过使用独特的电气约束驱动设计流程，设计周期将大幅缩短，最终产品成本也将大大减少。...
电容的布局布线 - 电源是不是必须从滤波电容进入芯片管脚碰到过好些设计要求里面写着电源必须从滤波电容进入芯片管脚，也有不少工程师在实际设计中遵守这个规则，我们这次就一起来看看这个规则的实用场合。单、双面板设计的时候，没有电源、地平面。电源、地网络是通过走线来进行连接的，这个时候在设计上要求电源和地先走到滤波电容，然后在进入芯片管脚，具体设计如图1所...