MIPI是MIPI联盟发起的为移动应用处理器定制的开放标准，越来越多的显示模组使用MIPI信号。本文是个人学习笔记，介绍了MIPI协议的各个层的协议标准，并举例介绍。
标签： mipi
上传时间： 2022-03-05
上传用户：
FPGA核心知识详解与开发技巧对初级FPGA工程师而言，必须掌握FPGA相关基础知识、精通硬件描述语言、熟练数字电路设计、加强工程项目的实践。应广大初级FPGA工程师/FPGA爱好者之需，电子发烧友网策划整合并隆重推出FPGA核心知识详解与开发技巧电子书，以后会陆续推出其他章节，敬请广大工程师朋友继续关注和留意。目录1、FPGA核心知识详解（1）：FPGA入门必备2、FPGA核心知识详解（2）：FPGA入门书籍推荐篇3、FPGA核心知识详解（3）：那些让FPGA初学者纠结的仿真4、FPGA开发技巧（1）5、FPGA开发技巧（2）6、FPGA开发技巧（3）7、FPGA开发技巧（4）8、FPGA开发技巧（5）9、FPGA开发技巧（6）你能从这本书中学到什么本书主要讲解FPGA相关基础知识、精通硬件描述语言、熟练数字电路设计、加强工程项目的实践，包括：FPGA入门必备FPGA入门书籍推荐篇那些让FPGA初学者纠结的仿真FPGA开发技巧（6篇）适宜人群本书籍主要介绍FPGA设计技巧，适合电子类专业的学生、初级电子工程师需要学习FPGA设计知识的从业人员希望加强FPGA设计技能的电子爱好者FPGA学习笔记之时序处理技巧时序分析是FPGA设计中永恒的话题，也是FPGA开发人员设计进阶的必由之路。慢慢来，先介绍时序分析中的一些基本概念。应广大初级FPGA工程师/FPGA爱好者之需，电子发烧友网策划整合并隆重推出FPGA学习笔记之时序处理技巧电子书，以后会陆续推出其他章节，敬请广大工程师朋友继续关注和留意。目录1时序分析中的一些基本概念2FPGA进行静态时序分析3Xilinx FPGA编程技巧常用时序约束方法48 忠告 FPGA系统设计时序检查问题5如何有效的管理FPGA设计中的时序问题你能从这本书中学到什么本书主要讲解FPGA时序分析的基本概念及常见问题的解决办法，包括：时序分析中的一些基本概念FPGA进行静态时序分析Xilinx FPGA编程技巧常用时序约束方法8 忠告 FPGA系统设计时序检查问题如何有效的管理FPGA设计中的时序问题适宜人群本书籍主要介绍FPGA设计技巧，适合电子类专业的学生、初级电子工程师需要学习FPGA设计知识的从业人员希望加强FPGA设计技能的电子爱好者
标签： fpga
上传时间： 2022-05-02
上传用户：XuVshu
Compact PCI（Compact Peripheral Component Interconnect）简称CPCI，中文又称紧凑型PCI，是国际工业计算机制造者联合会（PCI Industrial Computer Manufacturer's Group，简称PICMG）于1994提出来的一种总线接口标准。是以PCI电气规范为标准的高性能工业用总线。为了将PCI SIG的PCI总线规范用在工业控制计算机系统，1995年11月PCI工业计算机制造者联合会（PICMG）颁布了CPCI规范1.0版，以后相继推出了PCI-PCI Bridge规范、Computer Telephony TDM规范和User-defined I/O pin assignment规范。
标签： cpci
上传时间： 2022-05-20
上传用户：
|- 实例教程1小时学会Python.doc - 76.00 kB|- 深入浅出Python(英文版).pdf - 288.00 kB|- 老王python送上免费的python教程.zip - 15.80 MB|- 简明 Python 教程.chm - 98.00 kB|- 活学活用wxPython.pdf - 3.20 MB|- 笨办法学Python.pdf - 821.00 kB|- 《Python Algorithm》读书笔记（图片版）.7z - 4.50 MB|- [Python源码剖析-深度探索动态语言核心技术].陈儒.扫描版[www.ed2kers.com].pdf - 29.00 MB|- [Python基础教程2].带书签.pdf - 33.40 MB|- [Python高级编程].（法）莱德.扫描版.pdf - 72.30 MB|- [Python参考手册(第4版)].（美）比兹利.扫描版.pdf - 26.70 MB|- [Python.Unix和Linux系统管理指南].（美）基弗特.扫描版.pdf - 38.40 MB|- wxPython实战(中文版）.pdf - 3.50 MB|- Python中文手册v2.4.chm - 397.00 kB|- Python源码剖析 [文字版].pdf - 1.90 MB|- Python语言从入门到深入教程.zip - 9.60 MB|- Python学习手册_第3版.pdf - 41.10 MB|- Python学习手册(第4版).pdf - 94.00 MB|- python学习笔记.txt - 3.00 kB|- Python学习笔记.pdf - 391.00 kB|- Python网络编程基础.pdf - 26.00 MB|- Python数据结构与算法（En）.chm - 3.30 MB|- Python手册.chm - 101.00 kB|- python内置函数.pdf - 268.00 kB|- Python库参考手册.pdf - 92.00 kB|- python教程.rar - 23...
标签： python
上传时间： 2022-06-06
上传用户：fliang
LTspice1.变压器仿真的简单步骤：A.为每个变压器绕组绘制一个电感器B.采用一个互感（K）描述语句通过一条SPICE指令对其实施耦合：K1L1L21K语句的最后一项是耦合系数，其变化范围介于0和1之间，1代表没有漏电感。对于实际电路，建议您采用耦合系数=l作为起点。每个变压器只需要一个K语句；LTspice为一个变压器内部的所有电感器应用了单一耦合系数。下面所列是上述语句的等效语句：K1L1L21K2L2L31K3LlL31C.采用“移动”（F7）、“旋转”（Ctrl+R）和“镜像”（Ctrl+E）命令来调节电感器位置以与变压器的极性相匹配。添加K语句可显示所含电感器的调相点。D.LTspice采用个别组件值（在本场合中为个别电感器的电感）而非变压器的匝数比进行变压器的仿真。电感比与匝数比的对应关系如下：
标签： ltspice
上传时间： 2022-06-24
上传用户：
一个CPCI系统由一个或多个CPCI总线段组成。每个总线段又由8个CPCI插槽组成（33MHZ情况），板中心间距20.32mm（0.8inch）。每个CPCI总线段包括一个系统槽和最多7个外围设备槽。系统槽为总线段上的所有适配器提供仲裁、时钟分配以及复位功能。系统槽通过管理每个局部适配器上的IDSEL板选信号完成系统初始化。实际上，系统槽可以被固定在背板上的任意位置。为了简单起见，本技术规范假定每个CPCI总线段上的系统槽都定位于总线段的最左端，当我们从背板的前方看过去时。外围槽可安装简单适配器也可以安装智能化从设备或PCI总线主适配卡。图2给出了前端看过去的一个典型的3UCPCI总线段。除了图2给出的线性排列以外CPCI规范还允许其他形式的拓扑结构。然而，此规范和所有的背板模拟都采用系统槽位于总线段左边或右边、板间距为20.32mm（0.8inch）的线性排列结构。别的拓扑结构必须通过模拟或其他方法验证能够兼容PCI规范后才能使用。CPCI基于物理槽和逻辑槽的概念定义插槽编号。物理槽必须从机箱最左端开始编号，编号从1开始。。CPCl系统必须在相互兼容的前提下标识每个物理槽。图2给出了兼容背景下编号物理槽的示例。逻辑槽号的定义是通过IDSEL板选信号和关联地址来选择的。使用逻辑号来定义总线段上连接器的物理特征。图2中，逻辑号位于连接器的下方。逻辑槽号和物理槽号并不是总保持一致。
标签： cpci标准
上传时间： 2022-07-09
上传用户：xsr1983
本书首先概述了数字集成电路发展的历史与未来，指出了硬件描述语言 ( HDL) 在设计数字电路中所起的作用，并系统概要地讲解了Verilog HDL的语法要点。在此基础上，本书以 Verilog HDL为工具,介绍了几种描述电路的方法与技巧， 列举了几个典型电路的描述实例， 然后用80C51单片机、硬盘控制器和PCI总线控制器接口等子系统的设计实例分别讲解了自顶向下的层次化设计方法、同步与异步数据流的控制以及Master/Slave 状态机在总线控制等方面的设寸技巧。文中还对Verilog建模与调试、BJST电路的原理与 Verilog实现做了详细论述， 并提供了具体例子．最后以一个真实ASIC 例子的简单介绍作为全书的结尾。本书是Verilog HDL用于数字电路设计的中高级读本，可作为大专院校计算机、微电子学和半导体专业高年级本科生和研究生的教材．也可作为数字集成电路芯片设计人员的参考书。
标签： 数字电路设计 verilog hdl
上传时间： 2022-07-11
上传用户：
CPU与PCI设备（9054）通信，对应了Target方式。这种方式又叫程序IO方式，CPU通过执行程序（调用API）实现对PCI设备的访问。假设访问9054，CPU在HOST总线（FSB，前端总线）上发起一个指向9054地址存储器或IO端口读写的总线周期，HOST桥对地址进行译码，由于发起的地址映射于9054的地址空间，HOST桥请求仲裁PCI总线的使用权，获得总线后，将CPU的该HOST总线周期转换并生成一个PCI存储器或IO读写周期。PCI总线上的所有设备都对该地址进行译码，只有9054认领该事务，成为该事务的目标。PCI总线上的MASTER设备（HOST桥）与SLAVE设备（9054）之间传送数据。
上传时间： 2022-07-27
上传用户：ttalli
本课题给出了一种基于高速PCI总线、以FPGA为核心处理器和控制器的高分辨率实时图像处理系统，该系统可实现对高分辨率高帧率图像（1024*768@60HZ）的实时采集、处理以及输出。本文首先给出了高分辨率实时图像处理系统的系统方案，然后介绍了高分辨率实时图像处理卡的详细设计方案。本文的重点在于介绍高分辨率实时图像处理系统的FPGA控制逻辑设计，主要研究了该数字图像处理系统中影响系统实时处理速度的数据流控制技术，如PCI接口控制、FPGA与外部RAM的高速读写控制、图像的采集预处理，图像的输出控制等，本文还介绍了高分辨率实时图像处理卡的上位机应用程序设计与实现，本文的最后介绍了系统的调试及应用。验证结果表明，本文所设计的接口模块可以很好地应用在高分辨率实时图像处理系统中，采用这些接口模块，系统能有效完成上述的图像数据流控制功能。
上传时间： 2022-07-27
上传用户：
最近一个项目用到LWIP，恰好看到网上讨论的人比较多，所以有了写这篇学习笔记的冲动，一是为了打发点发呆的时间，二是为了吹过的那些NB往往决定做一件事是简单的，而坚持做完这件事却是漫长曲折的，但终究还是写完了，时间开销大概为四个月，内存开销无法估计。。这篇文章覆盖了LWIP协议大部分的内容，但是并不全面。它主要讲解了LWIP协议最重要也是最常被用到的部分，包括内存管理，底层网络接口管理，ARP层，IP层，TCP层，API层等，这些部分是LWIP的典型应用中经常涉及到的。而LWIP协议的其他部分，包括UDPDHCP,DNS,IGMP,SNMP,PP等不具有使用共性的部分，这篇文档暂时未涉及。原来文章是发在空间中的，每节每节依次更新，后来又改发为博客，再后来就干脆懒得发了。现在终于搞定，于是将所有文章汇总。绞尽脑汁的想写一段空前绝后，人见人爱的序言，但越写越觉得像是猫儿抓的一样。就这样，PS：由于本人文笔有限，情商又低，下里巴人一枚，所以文中的很多语句可能让您很纠结，您可以通过邮箱与我联系。共同探讨才是进步的关键。
标签： lwip
上传时间： 2022-08-09
上传用户：
