随着手机摄像头和数码相机性能的提升，增加摄像头设备到平台处理器之间的传输带宽变越来越有必要，传统的DVP接口已经不能适应现在的科技发展。在这样的大形势下MIPI联盟应运而生，它制定了一个通用的标准来规范高性能移动终端的接口，而它的子协议MIPI CSI-2则完美的解决了摄像头设备与平台处理器之间高速通信的难题，提供了一种标准化、强大、可靠、低功耗的传输方式。MPI CSI-2接口采用差分信号线，确保了高速数据在传输时不易受到外界的干扰，而其采用的ECC编码和CRC编码则从一定程度上减少了个别错误数据对于整体数据的影响，又由于自身处于MIPI大家族协议之中，它自身也很容易兼容应用MIPI家族协议的其他设备。本文详细的介绍了MIPI CSI-2协议数字部分RTL的实现，模拟部分的实现，以及后续的测试分析。在设计中RTL的设计、纠错以及模块的时序分析在Linux平台上进行。而模拟部分的实现以及整体的动态测试在FPGA平台上进行。通过这样的分工可以更全面的发挥两个平台的长处，更具体的来说，在Linux阶段的设计时充分的利用了modelsim与verdi配合的优势，从而更好的设计代码、分析代码和测试代码。而在综合时又利用Design Compile与Prime time充分的对设计做了资源分析和时序分析，保证了设计的质量。而在FPGA阶段设计时，充分的利用了FPGA灵活而且可以动态测试的优势来验证模块的正确性，此外在FPGA上还可以使用商用接收端来接收最后产生的MIPI数据，这样的验证方法更权威也更有说服力。在设计方法上，在数字部分的RTL设计中充分的应用了模块化的思想，不仅实现了协议的要求，而且灵活的适应了MIPI CSI-2协议在实际应用时的一些变通的需求。而在模拟部分的物理层设计中则大胆的做了尝试和创新，成功的在没有先例参照的情况下自主设计了FPGA下的物理层部分，并且最后成功的被商用接收端验证。总的来说在整个设计过程中遇到了阻碍和很多难题，但是经过不懈的努力最终克服了技术上的种种困难，最终也获得了阶段性的成果和自身的技术提高。
上传时间： 2022-05-30
上传用户：kingwide
随着工业自动化水平的不断提高，工业控制网络所需负担的工作也日趋繁重，整个网络中传递信息的规模和复杂度也在不断增长，这给控制系统提出了更高的要求，伺服系统作为一种对控制精度、动态响应等性能指标要求很高的控制系统，也必须面对这些问题。本论文研究了将工业以太网技术应用于伺服系统的方法。通过将EtherCAT工业以太网协议与CANopen规范相结合，以TMS320F2812系列DSP为平台，设计并实现了伺服驱动器的工业以太网通信接口，组建了网络化的运动控制系统。通过分析EtherCAT与CANopen相关技术细节，阐述了将CANopen 与EtherCAT相结合的关键点，给出了多种运动控制模式的设计方式，分析了软件设计和实现的只体方法和要点。本文按照分层和模块化的方式给出了通信接口的设计过程，按层次分为三个大的模块：EtherCAT通信模块、CoE通信模块与CANopen运动控制模块。对各个模块又根据功能分为多个子模块，其中EtherCAT通信模块主要包括：EtherCAT状态机服务、邮箱服务和过程数据服务；CoE通信模块包括：服务数据对象（SDO）服务、过程数据对象（PDO）服务、对象字典服务；运动控制模块包括设备状态机服务和多种运动控制模式的实现模块。对每个模块本文都给出了具体的设计与实现过程。本文实现了四种运动控制模式下的实际控制结果，包括周期同步的位置与速度模式以及位置与速度轨迹规划模式。实验结果表明，系统能够满足高速度、高精度、高可靠性和同步协调的控制要求。最后对所做工作进行了总结与展望。
上传时间： 2022-07-05
上传用户：zhanglei193
本课题给出了一种基于高速PCI总线、以FPGA为核心处理器和控制器的高分辨率实时图像处理系统，该系统可实现对高分辨率高帧率图像（1024*768@60HZ）的实时采集、处理以及输出。本文首先给出了高分辨率实时图像处理系统的系统方案，然后介绍了高分辨率实时图像处理卡的详细设计方案。本文的重点在于介绍高分辨率实时图像处理系统的FPGA控制逻辑设计，主要研究了该数字图像处理系统中影响系统实时处理速度的数据流控制技术，如PCI接口控制、FPGA与外部RAM的高速读写控制、图像的采集预处理，图像的输出控制等，本文还介绍了高分辨率实时图像处理卡的上位机应用程序设计与实现，本文的最后介绍了系统的调试及应用。验证结果表明，本文所设计的接口模块可以很好地应用在高分辨率实时图像处理系统中，采用这些接口模块，系统能有效完成上述的图像数据流控制功能。
上传时间： 2022-07-27
上传用户：
本文主要研究的是一个基于ARM7最小系统的研究设计，本系统主要由LPC2210，以及复位电路、晶振电路、程序存储器、蜂鸣器等部分组成。本系统的特点是性能高、成本低并且耗能小等特点。 主要研究内容： 1 以高速低功耗的ARM作为控制核心，设计ARM最小系统的有关软硬件； 2 MCU与存储器和串行通信的接口设计； 3 与计算机进行通信的软硬件设计
上传时间： 2013-04-24
上传用户：qoovoop
本文首先从数控系统的组成与特点进行详细分析，然后对运动控制卡在整个系统中承担功能进行了分析。根据数字型号处理器件的快速运算能力和现场可编程门阵列器件的灵活、通用性提出了基于DSP器件和FPGA器件进行总体设计的规划。 本文重点详细阐述了四轴运动控制卡硬件电路的设计。通过对现有部分PC总线的介绍与比较，设计选择了PCI总线作为上位PC与运动控制卡的通信总线，并且选择PCI9052芯片来设计PCI接口模块；基于DSP器件的特点，设计选择了TMS320LF2407芯片为核心，进行运算控制单元的设计，同时对其主要内部资源进行了分配。最后，根据硬件的原理图，完成了具体电路板的制作。 对软件设计，文章主要对插补算法在DSP上的实现作了一些探讨。介绍了两种加速模式：梯形加速模式和s曲线加速模式。就逐点比较法直线和圆弧插补算法以及数字积分插补原理也进行了分析。最终，提出总体程序流程控制、速度控制算法、插补算法等的程序设计框架，并进行了具体程序设计。
上传时间： 2013-07-19
上传用户：CHENKAI
本文主要研究采用以太网接口芯片RTL8019AS和TCP/IP协议实现嵌入式WEB服务器，此服务器可以使各种带串口的工控设备和数据采集设备很容易地连接到Internet，这样就能够利用Internet实现对各种嵌入式设备的低成本远程访问和资源共享。 本研究实现的嵌入式WEB服务器以STC89C51系列单片机为核心，用其串口作为与嵌入式设备的接口，用RTL8019AS芯片和RJ-45作为以太网接口，并通过软件实现RS-232与TCP/IP协议的转换，通过以太网实现嵌入式设备与远程计算机之间的双向数据通信，给出了硬件设计和软件实现方案。硬件主要研究微控制器和以太网控制芯片之间的接口设计和以太网控制芯片RTL8019AS的驱动。软件部分研究实现了TCP/IP的各层协议，包含了ARP、IP、ICMP、UDP、TCP、HTTP等，在实际中得以应用，如对于蓄电池电压的远程检测等。 研究结果表明，利用嵌入式WEB服务器将嵌入式设备连入Internet网络是切实可行的。经实验测试整个系统占用资源少，成本较低、移植性较好，能够完成常用的相关网络通讯功能，网络数据传输可靠性较好。
上传时间： 2013-04-24
上传用户：liucf
任意波形发生器已成为现代测试领域应用最为广泛的通用仪器之一，代表了信号源的发展方向。直接数字频率合成(DDS)是二十世纪七十年代初提出的一种全数字的频率合成技术，其查表合成波形的方法可以满足产生任意波形的要求。由于现场可编程门阵列(FPGA)具有高集成度、高速度、可实现大容量存储器功能的特性，能有效地实现DDS技术，极大的提高函数发生器的性能，降低生产成本。 本文首先介绍了函数波形发生器的研究背景和DDS的理论。然后详尽地叙述了用FPGA完成DDS模块的设计过程，接着分析了整个设计中应处理的问题，根据设计原理就功能上进行了划分，将整个仪器功能划分为控制模块、外围硬件、FPGA器件三个部分来实现。最后就这三个部分分别详细地进行了阐述。 在实现过程中，本设计选用了Altera公司的EP2C35F672C6芯片作为产生波形数据的主芯片，充分利用了该芯片的超大集成性和快速性。在控制芯片上选用了三星公司的上S3C2440作为控制芯片。本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具QuartusⅡ并结合Verilog—HDL语言，采用硬件编程的方法很好地解决了这一问题。论文最后给出了系统的测量结果，并对误差进行了一定分析，结果表明，可输出步进为0.01Hz，频率范围0.01Hz～20MHz的正弦波、三角波、锯齿波、方波，或0.01Hz～20KHz的任意波。通过实验结果表明，本设计达到了预定的要求，并证明了采用软硬件结合，利用FPGA技术实现任意波形发生器的方法是可行的。
上传时间： 2013-08-03
上传用户：1079836864
随着我国国防现代化建设进程的不断深化，MIL-STD-1553B标准总线已经广泛应用于各种军事应用领域。MIL-STD-1553B标准总线是我国上世纪八十年代引进的一种现代化通讯总线，国内称为GJB289A-97。该总线技术以其高稳定性和使用灵活等特点成为现代航空电子综合系统所广泛采用的通讯总线技术。 1553B总线接口模块作为总线通讯的基本单元，其性能成为影响航电综合系统整体性能的一个关键因素。目前国内关于1553B总线通讯模块的对外接口类型较多，而基于嵌入式处理芯片的接口设计并不多见。嵌入式设备具有体积小、重量轻、实时性强、功耗小、稳定性好以及接口方便等优点。 基于以上考虑，论文中提出了以DSP+FPGA为平台实现MIL-STD-1553B总线的收发控制，通过收发控制器和变压器实现MIL-STD-1553B总线的电气连接。根据项目需求，设计分为硬件和软件两部分完成。在对MIL-STD-1553B总线协议进行详细研究后提出了总体设计方案原理图。再根据方案需求设计各功能模块。使用硬件描述语言VHDL对各功能模块进行逻辑和行为描述，最终实现在FPGA中，使其能够完成1553B数据码的接受、发送、转换和与处理器的信息交换等功能。DSP部分采用的是TI公司的TMS320F2812，使用C语言进行软件的编译，使其实现总体控制和通讯的调度等功能。 该方案经过实际参与1553B总线通讯系统验证实验，证明各项技术指标均达到预定的目标，可以投入实际应用。
上传时间： 2013-04-24
上传用户：671145514
近年来，语音识别研究大部分集中在算法设计和改进等方面，而随着半导体技术的高速发展，集成电路规模的不断增大与各种研发技术水平的不断提高，新的硬件平台的推出，语音识别实现平台有了更多的选择。语音识别技术在与DSP、FPGA、ASIC等器件为平台的嵌入式系统结合后，逐渐向实用化、小型化方向发展。 本课题通过对现有各种语音特征参数与孤立词语音识别模型进行研究的基础上，重点探索基于动态时间规整算法的DTW模型在孤立词语音识别领域的应用，并结合基于FPGA的SOPC系统，在嵌入式平台上实现具有较好精度与速度的孤立词语音识别系统。 本系统整体设计基于DE2开发平台,采用基于Nios II的SOPC技术。采用这种解决方案的优点是实现了片上系统，减少了系统的物理体积和总体功耗；同时系统控制核心都在FPGA内部实现，可以极为方便地更新和升级系统，大大地提高了系统的通用性和可维护性。 此外，由于本系统需要大量的高速数据运算，在设计中作者充分利用了Cyclone II芯片的丰富的硬件乘法器，实现了语音信号的端点检测模块，FFT快速傅立叶变换模块，DCT离散余弦变换模块等硬件设计模块。为了提高系统的整体性能，作者充分利用了FPGA的高速并行的优势，以及配套开发环境中的Avalon总线自定义硬件外设，使系统处理数字信号的能力大大提高，其性能优于传统的微控制器和普通DSP芯片。 本论文主要包含了以下几个方面： （1）结合ALTERA CYCLONE II芯片的特点，确定了基于FPGA语音识别系统的总体设计，在此基础上进行了系统的软硬件的选择和设计。 （2）自主设计了纯硬件描述语言的驱动电路设计，完成了高速语音采集的工作，并且对存储数据芯片SRAM中的原始语音数据进行提取导入MATLAB平台测试数据的正确性。整个程序测试的方式对系统的模块测试起到重要的作用。 （3）完成高速定点256点的FFT模块的设计，此模块是系统成败的关键，实现高速实时的运算。 （4）结合SOPC的特性，设计了人机友好接口，如LCD显示屏的提示反馈信息等等，以及利用ALTERA提供的一些驱动接口设计完成用户定制的系统。 （5）进行了整体系统测试，系统可以较稳定地实现实时处理的目的，具有一定的市场潜在价值。
上传时间： 2013-05-23
上传用户：ABCD_ABCD
近年来，以FPGA为代表的数字系统现场集成技术取得了快速的发展，FPGA不但解决了信号处理系统小型化、低功耗、高可靠性等问题，而且基于大规模FPGA单片系统的片上可编程系统(SOPC)的灵活设计方式使其越来越多的取代ASIC的市场。传统的通用信号处理系统使用DSP作为处理核心，系统的可重构型不强，FPGA解决了这一问题，并且现有的FPGA中，多数已集成DSP模块，结合FPGA较强的信号并行处理特性使其与DSP信号处理能力差距很小。因此，FPGA作为处理核心的通用信号处理系统具有很强的可实施性。 @@ 基于上述要求，作者设计和完成了一个基于多FPGA的通用实时信号处理系统。该系统采用4片XC3SD1800A作为处理核心，使用DDR2 SDRAM高速存储实时数据。作者通过全面的分析，设计了核心板、底板和应用板分离系统架构。该平台能够根据实际需求进行灵活的搭配，核心板之间的数据传输采用了LVDS(低电压差分信号)技术，从而使得数据能够稳定的以非常高的速率进行传输。 @@ 本系统属于高速数字电路的设计范畴，因此必须重视信号完整性的设计与分析问题，作者根据高速电路的设计惯例和软件辅助设计的方法，在分析和论证了阻抗控制、PCB堆叠、PCB布局布线等约束的基础上，顺利地完成了PCB绘制与调试工作。 @@ 作为系统设计的重要环节，作者还在文中研究了在系统设计过程中出现的电源完整性问题，并给出了解决办法。 @@ LVDS高速数据通道接口和DDR2存储器接口设计决定本系统的使用性能，本文基于所选的FPGA芯片进行了详细的阐述和验证。并结合系统的核心板和底板，完成了应用板，视频图像采集、USB、音频、LCD和LED矩阵模块显示等接口的设计工作，对其中的部分接口进行了逻辑验证。 @@ 经过测试，该通用的信号处理平台具有实时性好、通用性强、可扩展和可重构等特点，能够满足当前一些信号处理系统对高速、实时处理的要求，可以广泛应用于实时信号处理领域。通过本平台的研究和开发工作，为进一步研究和设计通用、实时信号处理系统打下了坚实的基础。 @@关键词：通用实时信号处理；FPGA；信号完整性；DDR2；LVDS
上传时间： 2013-05-27
上传用户：qiaoyue
