04_使用Timequest约束和分析源同步电路
上传时间： 2013-10-30
上传用户：ZJX5201314
使用Quartus II Timequest时序分析器约束分析设计
上传时间： 2013-11-12
上传用户：yy_cn
FPGA全局时钟约束(Xilinx)
上传时间： 2013-11-13
上传用户：农药锋6
智能型器件 AstroII原理图和PCB
上传时间： 2014-12-28
上传用户：flg0001
我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB)，分立器件选用8片MT47H512M8。设计目标：当客户使用内存条时，8片分立器件不焊接；当使用直接贴片分立内存颗粒时，SODIMM内存条不安装。请问专家：1、在设计中，先用Xilinx MIG工具生成DDR2的Core后，管脚约束文件是否还可更改？若能更改，则必须要满足什么条件下更改？生成的约束文件中，ADDR，data之间是否能调换？ 2、对DDR2数据、地址和控制线路的匹配要注意些什么？通过两只100欧的电阻分别连接到1.8V和GND进行匹配 和 通过一只49.9欧的电阻连接到0.9V进行匹配，哪种匹配方式更好？ 3、V4中，PCB LayOut时，DDR2线路阻抗单端为50欧，差分为100欧？Hyperlynx仿真时，那些参数必须要达到那些指标DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM内存条，能否降速使用？比如降速到DDR2-400或更低频率使用？ 5、板卡上有SODIMM的插座，又有8片内存颗粒，则物理上两部分是连在一起的，若实际使用时，只安装内存条或只安装8片内存颗粒，是否会造成信号完成性的影响？若有影响，如何控制？ 6、SODIMM内存条(max:4GB)能否和8片分立器件(max:4GB)组合同时使用，构成一个(max:8GB)的DDR2单元？若能，则布线阻抗和FPGA的DCI如何控制？地址和控制线的TOP图应该怎样？ 7、DDR2和FPGA（VREF pin）的参考电压0.9V的实际工作电流有多大？工作时候，DDR2芯片是否很烫，一般如何考虑散热？ 8、由于多层板叠层的问题，可能顶层和中间层的铜箔不一样后，中间的夹层后度不一样时，也可能造成阻抗的不同。请教DDR2-667的SODIMM在8层板上的推进叠层？
上传时间： 2013-10-12
上传用户：han_zh
UG203-Virtex-5 PCB设计指南
上传时间： 2014-01-23
上传用户：sc965382896
蓝牙模块原理图内容有蓝牙耳机的PCB板+BC3+Flash的芯片。
上传时间： 2013-11-15
上传用户：suicone
PCB（印制电路板）布局布线技巧100问
上传时间： 2013-11-08
上传用户：英雄
PCB天线设计指南
上传时间： 2013-11-23
上传用户：潜水的三贡
为了实现PCB缺陷的在线自动检测，设计了一种PCB缺陷自动检测系统,该系统主要由机器臂、电气控制系统以及视觉传感器系统等组成。通过可编程控制的图像采集系统获取高质量的原始视觉图像，利用图像处理实现对缺陷目标的自动检测及识别。实验结果验证了该系统检测PCB板缺陷的高效性和实时性。
上传时间： 2013-12-12
上传用户：huaidan
