Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据、地址和控制线是否需加串阻。下面，我们以数据线D0仿真为例看是否需要加串阻。模型建立首先需要在元件公司网站下载各器件IBIS模型。然后打开Hyperlynx,新建LineSim File(线路仿真—主要用于PCB前仿真验证)新建好的线路仿真文件里可以看到一些虚线勾出的传输线、芯片脚、始端串阻和上下拉终端匹配电阻等。下面，我们开始导入主芯片DSP的数据线D0脚模型。左键点芯片管脚处的标志，出现未知管脚，然后再按下图的红线所示线路选取芯片IBIS模型中的对应管脚。 3http://bbs.elecfans.com/ 电子技术论坛 http://www.elecfans.com 电子发烧友点OK后退到“ASSIGN Models”界面。选管脚为“Output”类型。这样，一样管脚的配置就完成了。同样将DRAM的数据线对应管脚和3245的对应管脚IBIS模型加上(DSP输出，3245高阻，DRAM输入)。下面我们开始建立传输线模型。左键点DSP芯片脚相连的传输线，增添传输线，然后右键编辑属性。因为我们使用四层板，在表层走线，所以要选用“Microstrip”，然后点“Value”进行属性编辑。这里，我们要编辑一些PCB的属性，布线长度、宽度和层间距等，属性编辑界面如下：再将其它传输线也添加上。这就是没有加阻抗匹配的仿真模型(PCB最远直线间距1.4inch，对线长为1.7inch)。现在模型就建立好了。仿真及分析下面我们就要为各点加示波器探头了，按照下图红线所示路径为各测试点增加探头：为发现更多的信息，我们使用眼图观察。因为时钟是133M，数据单沿采样，数据翻转最高频率为66.7M，对应位宽为7.58ns。所以设置参数如下：之后按照芯片手册制作眼图模板。因为我们最关心的是接收端(DRAM)信号，所以模板也按照DRAM芯片HY57V283220手册的输入需求设计。芯片手册中要求输入高电平VIH高于2.0V，输入低电平VIL低于0.8V。DRAM芯片的一个NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信号(不长于3ns)：按下边红线路径配置眼图模板：低8位数据线没有串阻可以满足设计要求，而其他的56位都是一对一，经过仿真没有串阻也能通过。于是数据线不加串阻可以满足设计要求，但有一点需注意，就是写数据时因为存在回冲，DRAM接收高电平在位中间会回冲到2V。因此会导致电平判决裕量较小，抗干扰能力差一些，如果调试过程中发现写RAM会出错，还需要改版加串阻。
上传时间： 2013-12-17
上传用户：debuchangshi
为了解决实现的瓶颈，Vivado 工具采用层次化器件编辑器和布局规划器、速度提升 了3 至 15 倍且为 SystemVerilog 提供业界领先支持的逻辑综合工具、速度提升 了4 倍且确定性更高的布局布线引擎、以及通过分析技术可最小化时序、线长、路由拥堵等多个变量的“成本”函数。此外，增量式流程能让工程变更通知单 (ECO) 的任何修改只需对设计的一小部分进行重新实现就能快速处理，同时确保性能不受影响。 赛灵思vivado设计套件专题:http://www.elecfans.com/topic/tech/vivado/
标签： Integrator Final_IP vivado 视频
上传时间： 2013-10-12
上传用户：谁偷了我的麦兜
1. 简介 ISIS中的属性有非常大的用处。一个特定的对象的属性是由一些关键字组成，比如，在ISIS中，我们使用封装的属性与PCB的封装关联。 对象，管脚，电路图都有自己的属性，如果你想很把这个功能强大的软件用好你必须很清楚他们之间的联系，这个软件和以前你所用过的画电路的软件有些不同。 2. 对象属性 对象属性有两个类型—系统属性和使用属性。在ISIS中的这些功能是由一些保留字所组成，不管是内部的程序比如ARES和VSM，或者你自己所使用的软件都是有关联的。 (1)系统属性 系统属性在ISIS中是由一些特殊含义的关键字所够成。比如，一个元件中的DEVICE属性是根据元件库在分配时候定义的。这些属性一般是文本的—比如元件的REF和VALUE属性可以直接从Edit Component对话框中访问，但是别的比如DEVICE属性就是做为图形操作所生成的结果。
上传时间： 2014-03-27
上传用户：wangfei22
Cimatron E 7.0教程 使用Cimatron E 起草应用，建立部分或者组装图图表是可能的，由2D 风景组成。在画的每一个内有一条或更多床单，起草的符号和注释可能被增加并且编辑。 这些画图表包含象 起草标准那样的具体的特性，意见归因于，框架，模板等等。在各种各样的起草的概念将的这个练习过程中沿着边讨论Cimatron E的动态的能力。 1、打开一份起草的资料 Open up the Drafting application within Cimatron E. 2、现在起草应用的Cimatron 打开 资料在Cimatron E里使用起草被叫为一张画。 有一条床单的一张画被创造一份起草的资料自动创 造。 3、建立床单 一条床单包含一个一个模型，部分或者会议的2D 意见的布局。 除2D之外几何学建立使用 sketcher，起草符号，注释能被增加给床单。 无限的床单的数量能被归入一张画允许一象要求 的那样安排许多意见。
上传时间： 2013-10-21
上传用户：
2410开发板核心板原理图，底板原理图，通过学习pcb的设计
上传时间： 2015-05-09
上传用户：金宜
主要功能： 1. 多浏览器兼容,能够很好得兼容Mozilla，IE等浏览器 2. 功能强大的文章编辑器，同时兼容两种编辑方式，在线编辑器采用FckEditor. 3. PJBlog2采用的UBB编辑器由Blog作者独立开发，支持自定义面板和CSS，自带HTML转换UBB代码功能 4. 自定义模块，可以自己修改页面上的的布局，让不懂制作网页的用户也能自己增加和修改页面上的版块 5. Skin功能，随时可以给自己的Blog换上新的CSS样式界面 6. 自定义分类，可以同时定制外部连接分类和Blog内置分类，可以自定义分类显示的位置，由用户自己定义顶部导航条和侧边导航条 7. 权限分组，管理员还可以对每个分组成员指定上传文件的权限等等 8. Blog数据采用缓存方式保存，减轻服务器负担和增加运行速度 9. 用户密码用SHA1算法加密 2.7 build 05 修复说明: 修正2.7 Build04以前版本中存在的SQL注入漏洞，建议用户升级。用户名:admin 密码:admin
上传时间： 2013-12-27
上传用户：hxy200501
根据基尔霍夫定律：节点上∑i=0和回路中∑u=0这两个公式，无论是在正旋稳态下还是在暂稳态电路中表达网络变量间的关系时都只取决于网络的布局即节点和支路的相互关系，而与支路的特性即支路由那些元件组成及其参数的量值都没有关系。因此当我们根据网络来建立节点电流方程及回路电压方程时，无须画出电路元件。这种节点与支路相互关系以表示电路结构的图，称为网络的图。在网络的图中，为建立KCL、KVL方程，取支路电压、支路电流关联参考方向，在图中的支路上标明。
上传时间： 2016-02-16
上传用户：gdgzhym
编写程序，实现成绩的查询和排序。具体要求为： ① 选择合适的布局管理设计美观的界面，包含成绩输入、成绩查询、成绩排序功能。 ② 成绩输入：从界面上输入学生的学号和成绩，点击“确认”按钮进行保存。 ③ 成绩查询：输入学生的学号，点击“查询”按钮，显示该学生成绩。 ④ 成绩排序：点击“排序”按钮，将按成绩从高到低显示学生的学号和成绩。
上传时间： 2014-01-22
上传用户：fandeshun
自己在在做该实验之前，先对其作了系统的学习与分析，在此基础上进行了以下实验扩展：在界面上进行了适当的布局，应用了可视化界面，而不是命令行方式。添加了选择文件的功能代替手工输入源程序，有保存文件功能和打开文件功能。增加预处理的功能，例如去掉注释，文件包含的解释功能，例如/*……*/的识别。识别出更多的常数与符号，比如对转义字符的识别，小数的识别更加准确，进行了诸如1.22.333.44非常数化的识别。
标签： 实验
上传时间： 2013-12-08
上传用户：wab1981
大规模集成电路布图理论研究，基于角勾链的布局调整算法，值得好好研究
上传时间： 2014-01-06
上传用户：lht618
