该方案通过采用恒流源、有源区温度控制以及波长锁定等技术方法来实现DFB LD 的稳频驱动及控制。试验表明，该方案可使得激光器的注入电流控制精度优于0.05%，温度控制精度达0.01 ℃，输出光谱线宽度< 0.2 NM. 此方案可广泛应用于光纤传感及通信等相关场合。
上传时间： 2013-10-24
上传用户：lwq11
基于多点网络的水厂自动监控系统设计Design of MPI Based Automatic Monitoring and Control System in Water Works刘 美 俊(湖南工程学院，湘潭411101)摘要针对水厂工作水泵多、现场离控制站距离远的特点，提出了一种基于MPI多点网络的自动监控系统的设计方法，分析了系统的工作原理，介绍了系统中数据的采集与处理、主站与从站的通信原理以及系统软件的设计。由于这种系统的主、从站PLC之间采用MPI网络通信，具有运行可靠、性能价格比高的特点，所以适用于中小规模水厂的分布式监控场合。关键词多点网络主站从站监控系统Abstract Ina ccordancew ithth efe atuersof w aterw orks,i. e. ，manyp umpsin o perationa ndth ep umps， farfor mt hec ontrolst ation,th em ethodo fdesigninga na utomati(〕monitoringa ndc ontorlsy stemb asedo NM PIis p resented.Th eo perationalpr incipleo fth esy stemi san alyzed,th ed atac olection,data processing; communication between master station and slave station as wel as design and system software are discussed. Because MPI network communicationis used among master station, slave stations and PLC, the system is reliable and high cost-efective. It is， suitable for smal and mediumsized water works for distrbuted monitoring and control.Keywords MPI Masterst ation Slaves tation Monitoringa ndc ontorlsy stem 自来 水 厂 的自动控制系统一般分为两大部分，一对组态硬件要求较高，投资较大。相对而言，MPI网是水源地深水泵的工作控制，一是水厂区变频恒压供络速度可达187.5 M bps，通过一级中继器传输距离可水控制，两部分的实际距离通常都比较远。某厂水源达Ikm 。根据水厂的具体情况，确定以MPI方式组地有3台深井泵给水厂区的蓄水池供水。水厂区的成网络，主站PLC为S7-300系列的CPU3121FM，从任务是对水池的水进行消毒处理后，通过加压泵向管站为S7-200系列的CPU222。这样既满足了系统要路恒压供水。选用Siemens公司的S7系列可编程控求，又相对于Profibus网络节省了三分之一的成本，制器(PLC)和上位机组成实时数据采集和监控系统， 这种分布式监控系统具有较高的性能价格比。系统对深水泵进行远程控制，对供水泵采用变频器进行恒中PLC的物理层采用RS - 485接口，网络延伸选用压控制以保证整个水厂的电机设备安全、可靠地运带防雷保护的中继器，使系统的安全运行得到了保行。证。MPI网络的拓扑结构如图1所示。1 多点网络(NWI)监控系统的组成Sie me ns 公司S7系列PLC通常有MP」多点网络与Profibus现场总线网络两种组网方式。Profibus现场总线的应用目前较为普遍，通用性较好，它由Profibus一DP, Profibus一FMS, Profibus一PA组成。Profibus - DP型用于分散外设间的数据传输，传输速率为9.6kbps一12Mbps，主要用于现场控制器与分散1/0之间的通信，可满足交直流调速系统快速响应的时间要求，特别适合于加工自动化领域的应用;Profibus - FMS主要解决车间级通信问题，完成中等传输速度的循环或非循环数据交换任务，适用于纺织、楼宇自动化、可编程控制器、低压开关等;Profibus - PA型采用了OSI模型的物理层和数据链路层，适用于过程自动化的总线类型。
上传时间： 2013-10-09
上传用户：fac1003
中文版详情浏览：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 NM planar through 16 NM FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
标签： UltraScale Xilinx 架构
上传时间： 2013-11-13
上传用户：瓦力瓦力hong
电子发烧友网核心提示：Altera公司昨日宣布，在业界率先在28 NM FPGA器件上成功测试了复数高性能浮点数字信号处理（DSP）设计。独立技术分析公司Berkeley设计技术有限公司（BDTI）验证了能够在 Altera Stratix V和Arria V 28 NM FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程，同时验证了要求较高的浮点DSP应用的性能。本文是BDTI完整的FPGA浮点DSP分析报告。 Altera的浮点DSP设计流程经过规划，能够快速适应可参数赋值接口的设计更改，其工作环境包括来自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高级模块库，支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP，这些应用包括，雷达、无线基站、工业自动化、仪表和医疗图像等。
上传时间： 2014-12-28
上传用户：18888888888
电子发烧友网核心提示：医疗内窥镜的市场发展带来了各种挑战，例如，要求增强功能，更高的精度，更好的处理性能，以及更小的体积等。本文介绍Altera高级医疗内窥镜系统解决方案，它使用了1080p视频设计工作台、DSP 构建模块、参考设计，以及 Stratix® V、Cyclone® V 和 Arria® V FPGA 等。通过下文介绍，资深专家向您支招，教你懂得如何通过采用基于FPGA的方法来缩短高级医疗内窥镜系统的开发时间。 引言 对内窥镜检查的需求在不断增长，同时还需要不断改进检查过程，增强医疗设备的功能。全球竞争不断加剧，导致各种新功能的出现，新市场的变化也非常快，开发周期越来越短，工程团队必须集中精力提高核心竞争力，加强系统知识。工程师需要灵活的硬件平台和支持各种平台的工作台工具，使他们能够针对新标准或者标准的变化而对产品进行更新。此外，设计团队必须更高效的进行开发工作。Altera® 1080p 视频设计工作台和28-NM FPGA提供了灵活的系统方法来满足当前以及不断发展的功能需求。 不断增长的全球需求 很多因素导致对内窥镜检查的需求越来越强。今后数十年内，世界60岁以上的人口数量将会大幅度增长，对医疗卫生服务的需求也会随之增长。而且，胃肠道患病人口在不断增加，需要进行检查和治疗。越来越多的医生采用内窥镜检查方法。很多政府报销政策鼓励非置入式治疗，这有利于患者更快的恢复，从而降低了治疗总成本，患者的体验会更好。 很多国家增加了在医疗基础设施上的投入，特别是加大了医疗设备的采购。反过来，这些新市场需求也扩大了对下一代内窥镜系统的需求。设计团队体验到需求的不断增长，而全球竞争导致他们推迟其产品发布计划。
上传时间： 2014-12-28
上传用户：huxiao341000
本白皮书介绍了有关赛灵思 28 NM 7 系列 FPGA 功耗的几个方面，其中包括台积电 28NM高介电层金属闸 (HKMG) 高性能低功耗（28NM HPL 或 28 HPL）工艺的选择。
上传时间： 2013-10-27
上传用户：giraffe
Xilinx Next Generation 28 NM FPGA Technology Overview Xilinx has chosen 28 NM high-κ metal gate (HKMG) highperformance,low-power process technology and combined it with a new unified ASMBL™ architecture to create a new generation of FPGAs that offer lower power and higher performance. These devices enable unprecedented levels of integration and bandwidth and provide system architects and designers a fully programmable alternative to ASSPs and ASICs.
上传时间： 2014-12-28
上传用户：zhang97080564
WP369可扩展式处理平台-各种嵌入式系统的理想解决方案 ：Delivering unrivaled levels of system performance,flexibility, scalability, and integration to developers,Xilinx's architecture for a new Extensible Processing Platform is optimized for system power, cost, and size. Based on ARM's dual-core Cortex™-A9 MPCore processors and Xilinx’s 28 NM programmable logic,the Extensible Processing Platform takes a processor-centric approach by defining a comprehensive processor system implemented with standard design methods. This approach provides Software Developers a familiar programming enviroNMent within an optimized, full featured,powerful, yet low-cost, low-power processing platform.
上传时间： 2013-10-22
上传用户：685
中文版详情浏览：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 NM planar through 16 NM FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
标签： UltraScale Xilinx 架构
上传时间： 2013-11-21
上传用户：wxqman
电子发烧友网核心提示：Altera公司昨日宣布，在业界率先在28 NM FPGA器件上成功测试了复数高性能浮点数字信号处理（DSP）设计。独立技术分析公司Berkeley设计技术有限公司（BDTI）验证了能够在 Altera Stratix V和Arria V 28 NM FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程，同时验证了要求较高的浮点DSP应用的性能。本文是BDTI完整的FPGA浮点DSP分析报告。 Altera的浮点DSP设计流程经过规划，能够快速适应可参数赋值接口的设计更改，其工作环境包括来自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高级模块库，支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP，这些应用包括，雷达、无线基站、工业自动化、仪表和医疗图像等。
上传时间： 2015-01-01
上传用户：sunshie
