For build this project you can use ant (www.apache.org). Before build project rename file build.properties.pattern in build.properties and set specif...
STK的全称是Satellite Tool Kit（卫星工具箱），STK/Pro 6.1于2005年4月初最新出品,解压后为583M,是由Analytical Graphics公司开发的一款在航天工业领域中处于绝对领先地位的商品化分析软件。它支持航天任务周期的全过程，包括概念、需求、设计、制造、测试...
本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数 （N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可使 ...
本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程，作为我这一段 时间自学 FPGA/CPLD 的总结，如果有什么不正确的地方，敬请各位不幸看到这篇文章的 大侠们指正，在此表示感谢。当然，这是一个非常简单的时序逻辑电路实例，主要是详细 描述了一些软件的使用方法。文章中涉及的软件...
Linux下的.wav文件播放示例，装了QT的话先#qmake -project生成工程文件pcm.pro，然后 #qmake pcm.pro生成Makefile，然后 #make 最后 #./pcm 执行 注意代码里面包括要播放的.wav文件的路径...
