NIOSⅡ
NiosⅡ嵌入式处理器是INTEL（ALTERA）公司推出的采用哈佛结构、具有32位指令集的第二代片上可编程的软核处理器,其最大优势和特点是模块化的硬件结构,以及由此带来的灵活性和可裁减性。
资源总数
29
NIOSⅡ 全部资料 29 份
基于NiosⅡ的UART设计与实现
设计了一种基于NiosⅡ的UART系统，采用软硬件协作设计的思想调用了UART核并通过编译相关软件驱动的方式实现RS232协议的通信。首先介绍了UART的协议原理，然后描述了基本的硬件构造和软件编程方法。编译仿真无误后下载到芯片通过串口调试...
2013-10-27
69
基于NiosⅡ的FPGACPU调试技术研究
本文研究了基于Nios Ⅱ的FPGA-CPU调试技术。论文研究了NiosⅡ嵌入式软核处理器的特性；实现了以Nios Ⅱ嵌入式处理器为核心的FPGA-CPU调试系统的软、硬件设计；对两种不同类型的FPGA-CPU进行了实际调试，对实验数据进行...
2013-05-19
33
基于NiosⅡ的FPGACPU调试技术研究
本文研究了基于Nios Ⅱ的FPGA-CPU调试技术。论文研究了NiosⅡ嵌入式软核处理器的特性；实现了以Nios Ⅱ嵌入式处理器为核心的FPGA-CPU调试系统的软、硬件设计；对两种不同类型的FPGA-CPU进行了实际调试，对实验数据进行...
2023-06-10
2
基于NiosⅡ的FPGACPU调试技术研究.rar
本文研究了基于Nios Ⅱ的FPGA-CPU调试技术。论文研究了NiosⅡ嵌入式软核处理器的特性；实现了以Nios Ⅱ嵌入式处理器为核心的FPGA-CPU调试系统的软、硬件设计；对两种不同类型的FPGA-CPU进行了实际调试，对实验数据进行...
2013-08-04
156
基于NiosⅡ的FPGACPU调试技术研究.rar
本文研究了基于Nios Ⅱ的FPGA-CPU调试技术。论文研究了NiosⅡ嵌入式软核处理器的特性；实现了以Nios Ⅱ嵌入式处理器为核心的FPGA-CPU调试系统的软、硬件设计；对两种不同类型的FPGA-CPU进行了实际调试，对实验数据进行...
2023-10-02
5
基于NIOSⅡ的视频叠加电路设计
-介绍基于NIOSⅡ嵌入式视频叠加电路的设计与实现。嵌入式NIOSⅡCPU控制电路接收矢量视频信号及标准PAL制视频信号，使其相叠加后存储于双端口RAM，上位机通过PXI总线接口将双端口RAM中数字视频信号采集至内存，并通过软件将叠加后的视...
2024-01-28
9