NC-Verlog

nc-Verlog是专为数字电路设计与验证而生的硬件描述语言，广泛应用于FPGA开发、ASIC设计及系统级仿真。它不仅支持复杂的逻辑功能实现，还具备强大的调试能力，是现代电子工程师不可或缺的技术工具之一。掌握nc-Verlog意味着能够高效地完成从概念到产品的整个设计流程。本页面汇集了91个精选资源...

资源总数
64

NC-Verlog 热门资料

查看全部 64 份 →

Cadence公司出品，很好的Verilog/VHDL仿真工具，其中NC-Verilog 的前身是著名的Verilog仿真软件：Verilog-XL，用于Verilog仿真；NC-VHDL,用于VHDL仿真；NC-Sim,是Verilog/...

2013-05-26 37 NC-Verlog

Cadence公司出品，很好的Verilog/VHDL仿真工具，其中NC-Verilog 的前身是著名的Verilog仿真软件：Verilog-XL，用于Verilog仿真；NC-VHDL,用于VHDL仿真；NC-Sim,是Verilog/...

2023-06-06 1 NC-Verlog

Cadence公司出品，很好的Verilog/VHDL仿真工具，其中NC-Verilog 的前身是著名的Verilog仿真软件：Verilog-XL，用于Verilog仿真；NC-VHDL,用于VHDL仿真；NC-Sim,是Verilog/...

2014-03-30 17 NC-Verlog

NC-Sim工具进行逻辑验证，通常编写BFM是不可缺少的工作，而激励产生、结果分析和建模只能选择高级语言了。您推荐使用C/C++

2013-08-03 106 NC-Verlog

NC-Sim工具进行逻辑验证，通常编写BFM是不可缺少的工作，而激励产生、结果分析和建模只能选择高级语言了。您推荐使用C/C++

2024-05-07 1 NC-Verlog

NC-Sim工具进行逻辑验证，通常编写BFM是不可缺少的工作，而激励产生、结果分析和建模只能选择高级语言了。您推荐使用C/C++

2014-03-30 89 NC-Verlog