NC-Verilog
共 12 篇文章
NC-Verilog 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 12 篇文章，持续更新中。
DSP芯片中双通道DMA的研究与设计
· 摘要： 在DSP芯片中采用DMA技术,可将DSP 从数据传输任务中解放出来,专门从事复杂的信号处理任务,提高系统整体性能.文中介绍一种高性能32位双通道可编程DMA控制器的设计,重点讨论了该DMA的主要功能、设计构思、控制单元及主要部分的电路实现.通过对具体电路的分析和讲解把相应功能模块进行了介绍.通过在Cadence (R) NC-verilog上的仿真结果检测了DMA
交织与解交织的算法研究及FPGA实现
本文主要研究了数字声音广播系统(DAB)内交织器与解交织器的算法及硬件实现方法。时间交织器与解交织器的硬件实现可以有几种实现方案，本文对其性能进行了分析比较，选择了一种工程中实用的设计方案进行设计，并将设计结果以FPGA设计验证。时间解交织器的交织速度、电路面积、占用内存、是设计中主要因素，文中采用了单口SRAM实现，减少了对存储器的使用，利用lC设计的优化设计方法来改善电路的面积。硬件实现是采用
交织与解交织的算法研究及FPGA实现.rar
本文主要研究了数字声音广播系统(DAB)内交织器与解交织器的算法及硬件实现方法。时间交织器与解交织器的硬件实现可以有几种实现方案，本文对其性能进行了分析比较，选择了一种工程中实用的设计方案进行设计，并将设计结果以FPGA设计验证。时间解交织器的交织速度、电路面积、占用内存、是设计中主要因素，文中采用了单口SRAM实现，减少了对存储器的使用，利用lC设计的优化设计方法来改善电路的面积。硬件实现是采用
FPGA中CLB电路的设计研究.rar
可编程逻辑模块(CLB)是现场可编程门阵列(FPGA)中的核心可配置逻辑单元，FPGA的逻辑功能就是靠CLB单元的配置以及大规模的CLB单元级联来实现的。本文采用Verilog硬件描述语言来设计CLB的电路，用NC-VERILOG工具对HDL程序进行了仿真验证，并利用华微电子系统有限公司长期在开发可编程芯片项目时积累的元件库，在CADENCE软件的schematic工具中实现了CLB的电路网表，最
NC-Verlog/NC-VHDL/NC-SIM 1.150
Cadence公司出品，很好的Verilog/VHDL仿真工具，其中NC-Verilog 的前身是著名的Verilog仿真软件：Verilog-XL，用于Verilog仿真；NC-VHDL,用于VHDL仿真；NC-Sim,是Verilog/VHDL混合语言仿真工具
集成电路设计制造中EDA工具实用教程
<p>《集成电路设计制造中EDA工具实用教程》共17章，分为三个部分。第一部分介绍半导体工艺和半导体器件仿真工具，分别介绍了Synopsys公司的TSUPREM4/MEDICI，ISE TCAD和Silvaco公司的Athena/Atlas等TCAD工具及其使用，并以ESD静电放电防护器件的设计及验证为实例介绍这些软件工具的应用。第二部分介绍了模拟集成电路设计工具的应用，辅以典型模拟IC电路的设计
这个手册将向你介绍使用NC-Verilog simulator和SimVision。
这个手册将向你介绍使用NC-Verilog simulator和SimVision。
NC-VERLOG/NC-VHDL/NC-SIM 1.150
Cadence公司出品，很好的Verilog/VHDL仿真工具，其中NC-Verilog 的前身是著名的Verilog仿真软件：Verilog-XL，用于Verilog仿真；NC-VHDL,用于VHDL仿真；NC-Sim,是Verilog/VHDL混合语言仿真工具
可编辑程逻辑及IC开发领域的EDA工具介绍
EDA （Electronic Design Automation）即“电子设计自动化”，是指以计算机为工作平台，以EDA软件为开发环境，以硬件描述语言为设计语言，以可编程器件PLD为实验载体(包括CPLD、FPGA、EPLD等)，以集成电路芯片为目标器件的电子产品自动化设计过程。“工欲善其事，必先利其器”，因此，EDA工具在电子系统设计中所占的份量越来越高。下面就介绍一些目前较为流行的EDA工具
可编辑程逻辑及IC开发领域的EDA工具介绍
EDA （Electronic Design Automation）即“电子设计自动化”，是指以计算机为工作平台，以EDA软件为开发环境，以硬件描述语言为设计语言，以可编程器件PLD为实验载体(包括CPLD、FPGA、EPLD等)，以集成电路芯片为目标器件的电子产品自动化设计过程。“工欲善其事，必先利其器”，因此，EDA工具在电子系统设计中所占的份量越来越高。下面就介绍一些目前较为流行的EDA工具
NC-Verlog/NC-VHDL/NC-SIM 1.150
Cadence公司出品，很好的Verilog/VHDL仿真工具，其中NC-Verilog 的前身是著名的Verilog仿真软件：Verilog-XL，用于Verilog仿真；NC-VHDL,用于VHDL仿真；NC-Sim,是Verilog/VHDL混合语言仿真工具
交织与解交织的算法研究及FPGA实现
本文主要研究了数字声音广播系统(DAB)内交织器与解交织器的算法及硬件实现方法。时间交织器与解交织器的硬件实现可以有几种实现方案，本文对其性能进行了分析比较，选择了一种工程中实用的设计方案进行设计，并将设计结果以FPGA设计验证。时间解交织器的交织速度、电路面积、占用内存、是设计中主要因素，文中采用了单口SRAM实现，减少了对存储器的使用，利用lC设计的优化设计方法来改善电路的面积。硬件实现是采用