NC-Verilog

nc-Verilog是一款强大的硬件描述语言工具,专为数字电路设计与验证而生。它支持复杂系统级建模,广泛应用于ASIC、FPGA等领域的开发流程中。通过使用nc-Verilog,工程师可以高效地进行仿真测试及调试工作,显著提升项目进度与质量。无论是初学者还是资深开发者,都能在这里找到丰富的学习资料和...

资源总数
500

NC-Verilog 热门资料

查看全部 500 份 →

Cadence公司出品,很好的Verilog/VHDL仿真工具,其中NC-Verilog 的前身是著名的Verilog仿真软件:Verilog-XL,用于Verilog仿真;NC-VHDL,用于VHDL仿真;NC-Sim,是Verilog/...

2013-05-26 37 NC-Verilog

Cadence公司出品,很好的Verilog/VHDL仿真工具,其中NC-Verilog 的前身是著名的Verilog仿真软件:Verilog-XL,用于Verilog仿真;NC-VHDL,用于VHDL仿真;NC-Sim,是Verilog/...

2014-03-30 17 NC-Verilog

Cadence公司出品,很好的Verilog/VHDL仿真工具,其中NC-Verilog 的前身是著名的Verilog仿真软件:Verilog-XL,用于Verilog仿真;NC-VHDL,用于VHDL仿真;NC-Sim,是Verilog/...

2023-06-06 1 NC-Verilog

NC-Sim工具进行逻辑验证,通常编写BFM是不可缺少的工作,而激励产生、结果分析和建模只能选择高级语言了。您推荐使用C/C++

2013-08-03 106 NC-Verilog

NC-Sim工具进行逻辑验证,通常编写BFM是不可缺少的工作,而激励产生、结果分析和建模只能选择高级语言了。您推荐使用C/C++

2014-03-30 89 NC-Verilog

NC-Sim工具进行逻辑验证,通常编写BFM是不可缺少的工作,而激励产生、结果分析和建模只能选择高级语言了。您推荐使用C/C++

2024-05-07 1 NC-Verilog