NC-Verilog

nc-Verilog是一款强大的硬件描述语言工具，专为数字电路设计与验证而生。它支持复杂系统级建模，广泛应用于ASIC、FPGA等领域的开发流程中。通过使用nc-Verilog，工程师可以高效地进行仿真测试及调试工作，显著提升项目进度与质量。无论是初学者还是资深开发者，都能在这里找到丰富的学习资料和...

资源总数
500

NC-Verilog 热门资料

查看全部 500 份 →

适用于数字电路设计与验证项目，提供华为内部经典Verilog语法讲解，涵盖模块化设计与常用结构，适合初学者快速上手并提升代码规范性。

2026-03-08 3 NC-Verilog

verilog程序，实现两个16bit数乘法，采用booth算法，基于状态机实现，分层次为datapath和controller两个子模块，testBench测试通过

2015-08-13 79 NC-Verilog

verilog实现，UDP描述带有异步复位的正边沿触发D触发器，test测试通过

2013-12-27 122 NC-Verilog

verilog实现，串转并通过fifo再并转串，可以满足输入速率自由输出的一半时，输出仍可持续发送

2015-08-13 84 NC-Verilog

Verilog代码，适合于初学者进行学习，是基于DE2平台的代码。

2016-04-30 181 NC-Verilog