搜索结果
找到约 10,921 项符合
N分频 的查询结果
按分类筛选
RFID编程 DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成.
整个系统的中心频率(即signal_in和signal_out的码速率的2倍)
为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低. ...
VHDL/FPGA/Verilog N分频器则是一个简单的除N 计数器。分频器对脉冲加减电路的输出脉冲再进行N分频
N分频器则是一个简单的除N 计数器。分频器对脉冲加减电路的输出脉冲再进行N分频，得到整个环路的输出信号Fout。
教程资料 用于FPGA的N+0.5分频代码
用于FPGA的N+0.5分频代码，可以用来进行非整数分频！
VHDL/FPGA/Verilog vhdl N-0.5分频方法设计
vhdl N-0.5分频方法设计，可以输入任意数值N，即分得到N－0.5的频率。
VHDL/FPGA/Verilog 任意N进制分频器的标准VHDL代码（原创）
任意N进制分频器的标准VHDL代码（原创）
嵌入式/单片机编程 可实现任意一位小数分频,在quartus II中仿真验证通过,输入端N为分频系数的十位数,X为分频系数的个位数.
可实现任意一位小数分频,在quartus II中仿真验证通过,输入端N为分频系数的十位数,X为分频系数的个位数.
VHDL/FPGA/Verilog VHDL实现倍频--偶数倍 分频电路 --分频倍数=2（n+1）
VHDL实现倍频--偶数倍 分频电路
--分频倍数=2（n+1）
文件格式 标签： Verilog 分频器 N倍奇数分频器.(Verilog) N_odd_divider.v / Verilog module N_odd_divider (
标签： Verilog 分频器
N倍奇数分频器.(Verilog)
N_odd_divider.v / Verilog
module N_odd_divider (
教程资料 分频器 FPGＡ程序设计 二分频
分频器 FPGＡ程序设计 二分频 对硬件设计有很大用处\r\n