第一章 虚拟仪器及labview入门 １．１ 虚拟仪器概述 １．２ labview是什么？ １．３ labview的运行机制 １．３．１ labview应用程序的构成 １．３．２ labview的操作模板 １．４ labview的初步操作 １．４．１ 创建VI和调用子VI １．４．２ 程序调试技术 １．４．３ 子VI的建立 １．５ 图表（Chart）入门 第二章 程序结构 ２．１ 循环结构 ２．１．１ While 循环 ２．１．２ 移位寄存器 ２．１．３ For循环 ２．２ 分支结构：Case ２．３ 顺序结构和公式节点 ２．３．１ 顺序结构 ２．３．２ 公式节点 第三章 数据类型：数组、簇和波形（Waveform） ３．１ 数组和簇 ３．２ 数组的创建及自动索引 ３．２．１ 创建数组 ３．２．２ 数组控制对象、常数对象和显示对象 ３．２．３ 自动索引 ３．３ 数组功能函数 ３．４ 什么是多态化（Polymorphism）? ３．５ 簇 ３．５．１ 创建簇控制和显示 ３．５．２ 使用簇与子VI传递数据 ３．５．３ 用名称捆绑与分解簇 ３．５．４ 数组和簇的互换 ３．６ 波形（Waveform）类型 第四章 图形显示 ４．１ 概述 ４．２ Graph控件 ４．３ Chart的独有控件 ４．４ XY图形控件（XY Graph） ４．５ 强度图形控件（Intensity Graph） ４．６ 数字波形图控件（Digital Waveform Graph） ４．７ 3D图形显示控件（3D Graph） 第五章 字符串和文件I/ ５．１ 字符串 ５．２ 文件的输入/输出（I/O） ５．２．１ 文件 I/O 功能函数 ５．２．２ 将数据写入电子表格文 ５．３ 数据记录文件（datalog file） 第六章 数据采集 ６．１ 概述 ６．１．１ 采样定理与抗混叠滤波器 ６．１．２ 数据采集系统的构成 ６．１．３ 模入信号类型与连接方式 ６．１．４ 信号调理 ６．１．５ 数据采集问题的复杂程度评估 ６．２ 缓冲与触发 ６．２．１ 缓冲（Buffers） ６．２．２ 触发（Triggering） ６．３ 模拟I/O（Analog I/O） ６．３．１ 基本概念 ６．３．２ 简单 Analog I/O ６．３．３ 中级Analog I/O ６．４ 数字I/O（Digital I/O） ６．５ 采样注意事项 ６．５．１ 采样频率的选择 ６．５．２ ６．５．３ 多任务环境 ６．６ 附：PCI-MIO-16E-4数据采集卡简介 第七章 信号分析与处理 ７．１ 概述 ７．２ 信号的产生 ７．３ 标准频率 ７．４ 数字信号处理 ７．４．１ FFT变换 ７．４．２ 窗函数 ７．４．３ 频谱分析 ７．４．４ 数字滤波 ７．４．５ 曲线拟合 第八章 labview程序设计技巧 ８．１ 局部变量和全局变量 ８．２ 属性节点 ８．３ VI选项设置 第九章 测量专题 ９．１ 概述 ９．１．１ 模入信号类型与连接方式 ９．１．２ 信号调理 ９．２ 电压测量 ９．３ 频率测量 ９．４ 相位测量 ９．５ 功率测量 ９．６ 阻抗测量 ９．７ 示波器 ９．８ 波形记录与回放 ９．９ 元件伏安特性的自动测试 ９．１０ 扫频仪 ９．１１ 函数发生器 ９．１２ 实验数据处理 ９．１３ 频域分析 ９．１４ 时域分析 第十章 网络与通讯 第十一章 仪器控制
上传时间： 2013-11-06
上传用户：15070202241
LVDS、xECL、CML（低电压差分信号传输、发射级耦合逻辑、电流模式逻辑）………4多点式低电压差分信号传输(M-LVDS) ……………………………………………………8数字隔离器 ………………………………………………………………………………10RS-485/422 …………………………………………………………………………………11RS-232………………………………………………………………………………………13UART（通用异步收发机）…………………………………………………………………16CAN（控制器局域网）……………………………………………………………………18FlatLinkTM 3G ………………………………………………………………………………19SerDes（串行G 比特收发机及LVDS）……………………………………………………20DVI（数字视频接口）/PanelBusTM ………………………………………………………22TMDS（最小化传输差分信号） …………………………………………………………24USB 集线器控制器及外设器件 …………………………………………………………25USB 接口保护 ……………………………………………………………………………26USB 电源管理 ……………………………………………………………………………27PCI Express® ………………………………………………………………………………29PCI 桥接器 …………………………………………………………………………………33卡总线 (CardBus) 电源开关 ………………………………………………………………341394 (FireWire®, 火线®) ……………………………………………………………………36GTLP (Gunning Transceiver Logic Plus，体效应收发机逻辑+) ………………………………39VME（Versa Module Eurocard）总线 ………………………………………………………41时钟分配电路 ……………………………………………………………………………42交叉参考指南 ……………………………………………………………………………43器件索引 …………………………………………………………………………………47技术支持 …………………………………………………………………………………48 德州仪器（TI）为您提供了完备的接口解决方案，使得您的产品别具一格，并加速了产品面市。凭借着在高速、复合信号电路、系统级芯片 (system-on-a-chip ) 集成以及先进的产品开发工艺方面的技术专长，我们将能为您提供硅芯片、支持工具、软件和技术文档，使您能够按时的完成并将最佳的产品推向市场，同时占据一个具有竞争力的价格。本选择指南为您提供与下列器件系列有关的设计考虑因素、技术概述、产品组合图示、参数表以及资源信息：
上传时间： 2013-10-21
上传用户：Jerry_Chow
该设计采用了软件无线电思想,用高速A/D+FPGA+PCI结构作为硬件平台,提高了系统的灵活性和可靠性。最后给出实际的测试结果,证明该方案具有较高的工程价值。
上传时间： 2014-01-25
上传用户：familiarsmile
MIFARE Plus在当前主流非接触式智能卡应用的基础上提供更高的安全性，并且可轻易升级现有卡片的安全级别。在升级到新的安全级别之前，MIFARE Plus是唯一兼容MIFARE4K(MF1ICS70)，MIFARE 1K(MF1ICS50)和MIFARE Mini(MF1ICS20)的主流智能卡。安全性升级后，MIFARE Plus使用AES（高级加密标准）进行认证，数据完整性和数据加密操作。MIFARE Plus的空中接口和加密方式是基于安全级别最高的全球开放式标准，。
上传时间： 2013-12-22
上传用户：banyou
PCI Express 协议由于其高速串行、系统拓扑简单等特点被广泛用于各种领域。Altera公司的Arria II GX FPGA内集成了支持链式DMA传输功能的PCI Express硬核，适应了PCI Express总线高速度的要求。文中利用Jungo公司的WinDriver软件实现了链式DMA的上层应用设计。首先给出了链式DMA实现的基本过程，接着分析了链式DMA数据传输需要处理的几个问题，给出了相应的解决办法和策略。采用这些方法，保证了DAM数据传输的正确性，简化了底层FPGA应用逻辑的设计。
上传时间： 2014-12-22
上传用户：squershop
白皮书：采用低成本FPGA实现高效的低功耗PCIe接口 了解一个基于DDR3存储器控制器的真实PCI Express® （PCIe®） Gen1x4参考设计演示高效的Cyclone V FPGA怎样降低系统总成本，同时实现性能和功耗目标。点击马上下载！
上传时间： 2013-10-18
上传用户：康郎
系统实现计划： 1、首先是熟悉NetFPGA平台，并进行平台搭建，NetFPGA通过计算机的PCI接口与上位机进行数据交互和系统设置等工作； 2、根据NetFPGA的路由器功能对其进行硬件代码的编写和改进； 3、接下来是使用C语言编写网络行为记录器； 4、设计管理系统、Web服务器、数据库。
上传时间： 2013-10-11
上传用户：2404
PCIe规范，光纤通道控制器
上传时间： 2013-10-21
上传用户：ppeyou
基于FPGA、PCI9054、SDRAM和DDS设计了用于某遥测信号模拟源的专用板卡。PCI9054实现与上位机的数据交互,FPGA实现PCI本地接口转换、数据接收发送控制及DDS芯片的配置。通过WDM驱动程序设计及MFC交互界面设计,最终实现了10~200 Mbit·s-1的LVDS数据接收及10~50 Mbit·s-1任意速率的LVDS数据发送。
上传时间： 2013-12-24
上传用户：zhangchu0807
FPGA 设计不再像过去一样只是作为“胶连逻辑 (Gluelogic)”了，由于其复杂度逐年增加，通常还会集成极富挑战性的 IP 核，如 PCI Express® 核等。新型设计中的复杂模块即便不作任何改变也会在满足 QoR(qualityof-result) 要求方面遇到一些困难。保留这些模块的时序非常耗时，既让人感到头疼，往往还徒劳无功。设计保存流程可以帮助客户解决这一难题，既可以让他们满足设计中关键模块的时序要求，又能在今后重用实现的结果，从而显著减少时序收敛过程中的运行次数。
上传时间： 2013-11-20
上传用户：invtnewer
