完整的ALTERA MAXⅡEPM570试验板资料
完整的ALTERA MAXⅡEPM570试验板资料，包括原理图和PCB图，BOM表，可以直接做板。...
Max-Min技术资料
📦 资源总数：489
📄 技术文档：1
💻 源代码：59810
📚 Max-Min全部资料 (489个)
ALTERA公司的MAXⅡ系列CPLD的内部flash使用教程
ALTERA公司的MAXⅡ系列CPLD的内部flash使用教程，内容很详细，图文并茂，英文版。...
用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电 路, 没有传统设计中的接线问题, 所以故障率低、可靠性高,
用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电 路, 没有传统设计中的接线问题, 所以故障率低、可靠性高, ...
Max+Plus II 的ppt文档
Max+Plus II 的ppt文档，看后可以很轻易上手Max+Plus II...
Sparse Estimation Algorithms by Blumensath and Davies min ||x||_0 subject to ||y - Ax||_2<e
Sparse Estimation Algorithms by Blumensath and Davies min ||x||_0 subject to ||y - Ax||_2<e...
SAMS Teach yourself CSS in 10 min.
SAMS Teach yourself CSS in 10 min....
Component to show a lcd screen. in full color and max. performens
Component to show a lcd screen. in full color and max. performens...
Max Log MAP decoding
Max Log MAP decoding...
This is a timer using 24 hours max until the pc shuts down, it is tested in windows xp
This is a timer using 24 hours max until the pc shuts down, it is tested in windows xp...
在 MAX+PLUS II开发环境下采用 VHDL语言 设计并实现了电表抄表器 讨论了系统的四个 组成模块的设计和 VHDL 的实现 每个模块采用 RTL 级描述 整体的生成采用图形输入法 通过波形
在 MAX+PLUS II开发环境下采用 VHDL语言 设计并实现了电表抄表器 讨论了系统的四个 组成模块的设计和 VHDL 的实现 每个模块采用 RTL 级描述 整体的生成采用图形输入法 通过波形...