Verilog hdl语言 常用加法器设计
Verilog hdl语言 常用加法器设计，可使用modelsim进行仿真...
MODELsim技术资料
📦 资源总数：804
💻 源代码：1834
Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。
🔥 MODELsim热门资料
查看全部804个资源 »Verilog hdl语言的常用除法器设计
Verilog hdl语言的常用除法器设计，可使用modelsim进行仿真...
串口的Verilog源程序
串口的Verilog源程序，可以用modelsim下进行仿真调试...
AES加密的Verilog
AES的加密模块，纯逻辑电路实现，已通过modelsim仿真...
同步FIFO功能
同步FIFO功能，verilog语言描述，通过了modelsim 6.0 仿真，Quartue综合...
💻 MODELsim源代码
查看更多 »📂 MODELsim资料分类