vhdl练习实例。在maxplus2中编写
vhdl练习实例。在maxplus2中编写,编译通过,正确。...
vhdl练习实例。在maxplus2中编写,编译通过,正确。...
基于maxplus2的八位加法器,已经通过仿真...
用maxplus2实现的一种通用逻辑模块,背景是一个基于dsp的嵌入式开发板,上面的逻辑模块全用cpld实现。此模块可以供以后的嵌入式开发作参考。...
maxplus2变得电子钟程序/// /// /////...
用vhdl编写的fifo队列.可以在maxplus2平台上使用....