搜索结果
找到约 45 项符合
MAXPLUS2 的查询结果
按分类筛选
教程资料 用maxplus2实现的一种通用逻辑模块
用maxplus2实现的一种通用逻辑模块，背景是一个基于dsp的嵌入式开发板，上面的逻辑模块全用cpld实现。此模块可以供以后的嵌入式开发作参考。
VHDL/FPGA/Verilog 开发环境：maxplus2 a/d convortor
开发环境：maxplus2 a/d convortor
VHDL/FPGA/Verilog vhdl描述的显示代码 maxplus2开发环境
vhdl描述的显示代码 maxplus2开发环境
VHDL/FPGA/Verilog maxplus2为开发环境 vhdl编写的自由 计数器 程序
maxplus2为开发环境 vhdl编写的自由 计数器 程序
VHDL/FPGA/Verilog maxplus2为开发环境 vhdl编写的 键盘 程序
maxplus2为开发环境 vhdl编写的 键盘 程序
VHDL/FPGA/Verilog maxplus2为开发环境 vhdl编写的 扫描 程序
maxplus2为开发环境 vhdl编写的 扫描 程序
VHDL/FPGA/Verilog 一个FIR低通滤波器,最小阻带衰减-30db,带内波动小于1db．用MAXPLUS2设计与仿真。
一个FIR低通滤波器,最小阻带衰减-30db,带内波动小于1db．用MAXPLUS2设计与仿真。
电子书籍 maxplus2是一款应用于硬件编程的编程软件
maxplus2是一款应用于硬件编程的编程软件，本文件教你快速掌握其编程，仿真方法。
其他书籍 大家好没办法还是那句话 我现在用maxplus2有高手跟我联系请上qq94229631 手机13788910703上海的我姓曹
大家好没办法还是那句话
我现在用maxplus2有高手跟我联系请上qq94229631 手机13788910703上海的我姓曹
VHDL/FPGA/Verilog 用vhdl实现一个fir滤波器 设计要求： 1．最小阻带衰减-30db。 2．带内波动小于1db． 3．用MATLIB与MAXPLUS2联合设计与仿真
用vhdl实现一个fir滤波器
设计要求：
1．最小阻带衰减-30db。
2．带内波动小于1db．
3．用MATLIB与MAXPLUS2联合设计与仿真