这是一个利用MAX PULL 制作的VHDL的四位除法器的程序 如果有需要仿真图的 请叫站长联系我
这是一个利用MAX PULL 制作的VHDL的四位除法器的程序 如果有需要仿真图的 请叫站长联系我
Max-RPM技术专注于优化电机及动力系统的最大转速性能,是电子工程师提升设备效率的关键。从高性能电动工具到精密工业自动化,Max-RPM的应用无处不在,帮助实现更高效、更稳定的运行表现。本页面汇集了470个精选资源,包括实用案例分析、设计指南与最新研究成果,旨在为专业人员提供全面的学习材料和技术支...
这是一个利用MAX PULL 制作的VHDL的四位除法器的程序 如果有需要仿真图的 请叫站长联系我
这是一个利用MAX PULL 制作的VHDL的四位全加器的程序 如果有需要仿真图的 请叫站长联系我
这是本人在Max plus2环境下用VHDL语言编的交通灯控制程序。做EDA课程设计的朋友可以下来参考参考。
本书全面而系统的介绍了安装和配置Thiz Server、Lnux常用命令、Shell操作与简易编程、使用Vi编辑器、Linux的引导过程及原理、软件安装及RPM的使用、配置和使用X Window、用户和用户组管理、进程管理、文件管理等相关内...
银行家算法可以避免死锁。算法结构 n : 系统中进程个数 m :系统中的资源类数 1)available(m):现有资源向量 2) max(n,m):资源最大申请量 3)allocation(n,m):资源分配矩阵 4)n...
分级聚类算法:包括k-mean max-dist min-dist 程序使用方法: 程序中打开文件“.dat”-》选择聚类方法-》显示数据 .dat文件格式: 分成几类 输入样本维数 样本个数 下面依次为样本特征向量
用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电 路, 没有传统设计中的接线问题, 所以故障率低、可靠性高, 而且体积小。体现了EDA 技术在数字电路...
包含了电子时钟的主要功能,输入CLK为1KHZ,输出为动态扫描8段CLD显示.有闹铃,正点报时,时间调整.调整时能够闪烁显示.本时钟为24小时制.课程设计优秀通过.运行平台:MAX+PLUS2.
本文介绍一种利用 EDA技术 和VHDL 语言 ,在MAX+PLUSⅡ环境下,设计了一种新型的智能密码锁。它体积小、功耗低、价格便宜、安全可靠,维护和升级都十分方便,具有较好的应用前景
在 MAX+PLUS II开发环境下采用 VHDL语言 设计并实现了电表抄表器 讨论了系统的四个 组成模块的设计和 VHDL 的实现 每个模块采用 RTL 级描述 整体的生成采用图形输入法 通过波形仿真 下载芯片测试 完成了抄表器的功能