mAX-PlusII是Altera公司推出的一款高效能的FPGA设计软件，广泛应用于数字电路设计、仿真与验证。无论是初学者还是资深工程师，都能通过它快速掌握硬件描述语言（如VHDL和Verilog）的应用技巧。该工具支持多种复杂系统的开发，包括通信设备、嵌入式系统及消费电子产品等。本站提供433个精...
多功能电子时钟的VHDL源代码。使用MAX+PLUS II进行编译。该文档有详细的说明和程序注释。
这是一个利用MAX PULL 制作的VHDL的全加器的程序 如果有需要仿真图的 请叫站长联系我
这是一个利用MAX PULL 制作的VHDL的减法器的程序 如果有需要仿真图的 请叫站长联系我
这是一个利用MAX PULL 制作的VHDL的四位除法器的程序 如果有需要仿真图的 请叫站长联系我
这是一个利用MAX PULL 制作的VHDL的四位全加器的程序 如果有需要仿真图的 请叫站长联系我
这是本人在Max plus2环境下用VHDL语言编的交通灯控制程序。做EDA课程设计的朋友可以下来参考参考。
银行家算法可以避免死锁。算法结构 n : 系统中进程个数 m :系统中的资源类数 1）available(m):现有资源向量 2） max（n,m）:资源最大申请量 3)allocation(n,m)：资源分配矩阵 4）n...
分级聚类算法：包括k-mean max-dist min-dist 程序使用方法： 程序中打开文件“.dat”-》选择聚类方法-》显示数据 .dat文件格式： 分成几类 输入样本维数 样本个数 下面依次为样本特征向量
用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电 路, 没有传统设计中的接线问题, 所以故障率低、可靠性高, 而且体积小。体现了EDA 技术在数字电路...
包含了电子时钟的主要功能,输入CLK为1KHZ,输出为动态扫描8段CLD显示.有闹铃,正点报时,时间调整.调整时能够闪烁显示.本时钟为24小时制.课程设计优秀通过.运行平台:MAX+PLUS2.