M-LD3320模块原理图
上传时间： 2013-10-24
上传用户：ca05991270
M-BUS协议。
上传时间： 2013-11-04
上传用户：diets
该PDF讲解了PCIE的基本体系结构，对新入门者有帮助
标签： PCIe
上传时间： 2013-10-30
上传用户：anng
基于M CORE微控制器的嵌入式系统从应用的角度出发，全面介绍了构成嵌人式系统的微控制器的结构和常用支撑硬件的原理以及设计开发方法。本书共 24章，分为3大部分。第 1部分（第 1～14章）介绍具有 32位 RISC CPU核的M·CORE微控制器的结构及原理，按模块分章，对各功能模块的原理及使用方法都有详尽的讲解。众所周知，微控制器种类繁多，虽然不同种类微控制器的CPU及内部功能模块有所不同，但基本原理（尤其是一些通用的功能）是一致的。第2部分（第15—19章）介绍嵌入式系统常用外围电路的原理及设计和使用方法，包括有：异步串行接口的互连及应用举例、同步串行总线及应用举例、液晶显示模块、液晶控制器、触摸屏及触摸屏控制器和各类存储器的应用举例。第3部分（第20—24章）介绍嵌人式系统的开发环境与软件开发，在讨论嵌人式系统软件开发的一般过程和开发工具需求的基础上，介绍M·CORE软件开发支持工具集、MMC2107微控制器评估板、M·CORE常用工具软件、QodeWarrior集成开发环境IDE及M·CORE的基本程序设计技术。 第1部分 M·COREM控制器的结构及原理 第1章 微控制器及其应用技术概述 1．1 微控制器的特点 1．2 微控制器技术的发展 1．3 M·CORE系列微控制器 l．3．1 MMC2107的特点及组成 1．3．2 MMC2107的引脚描述 1．3．3 MMC2107的系统存储器地址映射 第2章 M·CORE M210中央处理单元（CPU） 2．1 M·CORE处理器综述 2．1．1 M·CORE处理器的微结构 2．1．2 M·CORE处理器的编程模型 2．1．3 M·CORE的数据格式 2．1．4 M·CORE处理器的寄存器 2．2 M·CORE处理器指令系统简述 2. 2．l 指令类型和寻址方式
上传时间： 2013-10-28
上传用户：lhw888
白皮书：采用低成本FPGA实现高效的低功耗PCIe接口 了解一个基于DDR3存储器控制器的真实PCI Express® （PCIe®） Gen1x4参考设计演示高效的Cyclone V FPGA怎样降低系统总成本，同时实现性能和功耗目标。点击马上下载！
上传时间： 2013-11-16
上传用户：huangld
PCIE 3.0相对于它的前一代PCIE 2.0的最主要的一个区别是速率由5GT/s提升到了8GT/s。为了保证数据传输密度和直流平衡以及时钟恢复，PCIE 2.0中使用了8B/10B编码，即将每8位有效数据编码为10位数据进行传输，这样链路中将会有20%信息量是无效的，即使得链路的最大传输容量打了20%的折扣。而速率提升的目的是为了更快的传输数据，编码方式也不可或缺，因此在PCIE 3.0中还通过使用128B/130B的编码方式（无效信息量减低为1.5625%），同时使用加扰的方式（即数据流先和一个多项式异或得到一个更加随机性的数据，到接收端使用同样的多项式将其恢复出来）来实现数据传输密度和直流平衡以及时钟恢复的实现。
上传时间： 2014-12-29
上传用户：shaojie2080
白皮书：采用低成本FPGA实现高效的低功耗PCIe接口 了解一个基于DDR3存储器控制器的真实PCI Express® （PCIe®） Gen1x4参考设计演示高效的Cyclone V FPGA怎样降低系统总成本，同时实现性能和功耗目标。点击马上下载！
上传时间： 2013-10-18
上传用户：康郎
因为PCIE 3.0信号的速率可以达到8Gb/s，而且链路通道走线也可能会很长，这可能会导致高速信号衰减过大，在接收端无法得到张开的眼图。因此在PCIE 3.0的Tx和Rx端均使用了均衡设置，以补偿长链路时高速信号的衰减。
上传时间： 2013-10-27
上传用户：894448095
pcie基本概念及其工作原理介绍：PCI Express®（或称PCIe®），是一项高性能、高带宽，此标准由互连外围设备专业组（PCI-SIG）制 订，用于替代PCI、PCI Extended (PCI-X)等基于总线的通讯体系架构以及图形加速端口（AGP）。 转向PCIe主要是为了实现显著增强系统吞吐量、扩容性和灵活性的目标，同时还要降低制造成本，而这 些都是基于总线的传统互连标准所达不到的。PCI Express标准在设计时着眼于未来，并且能够继续演 进，从而为系统提供更大的吞吐量。第一代PCIe规定的吞吐量是每秒2.5千兆比特（Gbps），第二代规 定的吞吐量是5.0 Gbps，而最近公布PCIe 3.0标准已经支持8.0 Gbps的吞吐量。在PCIe标准继续充分利 用最新技术来提供不断加大的吞吐量的同时，采用分层协议也便于PCI向PCIe的演进，并保持了与现有 PCI应用的驱动程序软件兼容性。 虽然最初的目标是计算机扩展卡以及图形卡，但PCIe目前也广泛适用于涵盖更广的应用门类，包括网络 组建、通信、存储、工业电子设备和消费类电子产品。 本白皮书的目的在于帮助读者进一步了解PCI Express以及成功PCIe成功应用。 PCI Express基本工作原理 拓扑结构 本节介绍了PCIe协议的基本工作原理以及当今系统中实现和支持PCIe协议所需要的各个组成部分。本节 的目标在于提供PCIe的相关工作知识，并未涉及到PCIe协议的具体复杂性。 PCIe的优势就在于降低了复杂度所带来的成本。PCIe属于一种基于数据包的串行连接协议，它的复杂度 估计在PCI并行总线的10倍以上。之所以有这样的复杂度，部分是由于对以千兆级的速度进行并行至串 行的数据转换的需要，部分是由于向基于数据包实现方案的转移。 PCIe保留了PCI的基本载入-存储体系架构，包括支持以前由PCI-X标准加入的分割事务处理特性。此 外，PCIe引入了一系列低阶消息传递基元来管理链路（例如链路级流量控制），以仿真传统并行总线的 边带信号，并用于提供更高水平的健壮性和功能性。此规格定义了许多既支持当今需要又支持未来扩展 的特性，同时还保持了与PCI软件驱动程序的兼容性。PCI Express的先进特性包括：自主功率管理； 先进错误报告；通过端对端循环冗余校验（ECRC）实现的端对端可靠性，支持热插拔；以及服务质量（QoS）流量分级。
上传时间： 2013-11-29
上传用户：zw380105939
企鹅推冰块游戏,A,D左右移动.K,M上下移动
标签： 移动
上传时间： 2015-01-10
上传用户：王者A
