PCI桥接IP Core的VeriIog HDL实现
PCI总线是目前最为流行的一种局部性总线 通过对PCI总线一些典型功能的分析以及时序的阐述,利用VetilogHDL设计了一个将非PCI功能设备转接到PC1总线上的IP Core 同时,通过在ModeISim SE PLUS 6.0 上运行测试程序模块,得到了理想的仿真数据波形,从软件上证明了功能的...
PCI总线是目前最为流行的一种局部性总线 通过对PCI总线一些典型功能的分析以及时序的阐述,利用VetilogHDL设计了一个将非PCI功能设备转接到PC1总线上的IP Core 同时,通过在ModeISim SE PLUS 6.0 上运行测试程序模块,得到了理想的仿真数据波形,从软件上证明了功能的...
介绍了SoPC(System on a Programmable Chip)系统的概念和特点,给出了基于PLB总线的异步串行通信(UART)IP核的硬件设计和实现。通过将设计好的UART IP核集成到SoPC系统中加以验证,证明了所设计的UART IP核可以正常工作。该设计方案为其他基于SoPC系统...
IP核生成文件:(Xilinx/Altera 同) IP核生成器生成 ip 后有两个文件对我们比较有用,假设生成了一个 asyn_fifo 的核,则asyn_fifo.veo 给出了例化该核方式(或者在 Edit-》Language Template-》COREGEN 中找到veri...
7.4 基于IP CORE的BLOCK RAM设计修改稿。...
定制简单LED的IP核的设计源代码...