使用0.18um 标准 CMOS 的工艺设计
使用0.18um 标准 CMOS 的工艺设计,内嵌ASIX CORE(32 位RISC 内核,兼容ARM720T,带8KB 指令数 据Cache 和全功能MMU),采用冯诺依曼结构
2016-09-07
25