DSP指令集仿真器的设计与实现
介绍几种常用的仿真器的设计方案，通过比较分析各自原理的优缺点，结合硬件性能，设计了基于ZWFcore的指令集仿真器ZWISS。通过对其CPU、多级存储单元、陷阱、内存管理单元（MMU）、存储保护系统（MPS）以及物理内存属性（PMA）的仿真，较完善地完成对ZWFcore的仿真。为DSP硬件评估、DS...
LLC串联谐振全桥DCDC变换器的研究技术资料
📦 资源总数：315207
💻 源代码：552993
LLC串联谐振全桥DCDC变换器以其高效能、低电磁干扰及宽范围输入电压适应性，在电源转换领域占据重要地位。适用于服务器、通信基站等对效率与稳定性有高要求的场合。深入研究其工作原理、设计方法及优化策略，对于提升电力电子系统性能至关重要。虫虫下载站提供315207份相关资料免费下载，涵盖理论分析、仿真模型及实际案例，助力工程师掌握核心技术，加速项目开发进程。
🔥 LLC串联谐振全桥DCDC变换器的研究热门资料
查看全部315207个资源 »基于FPGA的RS码译码器的设计
介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器的设计与实现。测试表明，该译码器性...
用VerilogHDL实现基于FPGA的通用分频器的设计
用VerilogHDL实现基于FPGA的通用分频器的设计...
LTE标准下Turbo码编译码器的集成设计
针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Turbo编译码系统模块化设计后优化统一，经...
基于FPGA的栈空间管理器的研究和设计
提出了一种将堆栈空间划分为任务栈和中断嵌套栈的设计结构，使堆栈空间最小化。采用VHDL硬件语言，在FPGA设备上模拟实现了具有自动检验功能的栈空间管理器。栈空间管理器由不同功能的逻辑模块组成，主要阐述了状态控制逻辑模块和地址产生逻辑模块的设计方法。...
💻 LLC串联谐振全桥DCDC变换器的研究源代码
查看更多 »📂 LLC串联谐振全桥DCDC变换器的研究资料分类