LEd-I-V

Cyclone V FPGA：采用低功耗28nm FPGA减少总系统成本

本文主要介绍Cyclone V FPGA的一个很明显的特性，也可以说是一个很大的优势，即：采用低功耗28nm FPGA减少总系统成本

标签： FPGA Cyclone 28 nm

上传时间： 2013-10-26

上传用户：huxiao341000
Arria V系列 FPGA芯片白皮书（英文）

　　Arria V系列 FPGA芯片基本描述　　（1）28nm FPGA，在成本、功耗和性能上达到均衡；　　（2）包括低功耗6G和10G串行收发器；　　（3）总功耗比6G Arria II FPGA低40%；　　（4）丰富的硬核IP模块，提高了集成度　　（5）目前市场上支持10.3125Gbps收发器技术、功耗最低的中端FPGA。

标签： Arria FPGA V系列芯片

上传时间： 2013-10-26

上传用户：wsq921779565
基于Arria V和Cyclone V精度可调DSP模块的高性能DSP应用与实现

本文是基于Arria V和Cyclone V精度可调DSP模块的高性能DSP应用与实现（英文资料）

标签： DSP Cyclone Arria 精度可调

上传时间： 2014-12-28

上传用户：CHINA526
Altera公司 Cyclone V 28nm FPGA功耗优势

Cyclone V FPGA功耗优势：采用低功耗28nm FPGA活的最低系统功耗（英文资料）

标签： Cyclone Altera FPGA 28

上传时间： 2013-11-23

上传用户：lijinchuan
Stratix V FPGA 28 nm创新技术超越摩尔定律

　　本白皮书介绍 Stratix V FPGA 是怎样帮助用户提高带宽同时保持其成本和功耗预算不变。在工艺方法基础上，Altera 利用 FPGA 创新技术超越了摩尔定律，满足更大的带宽要求，以及成本和功耗预算。Altera Stratix ® V FPGA 通过 28-Gbps 高功效收发器突破了带宽限制，支持用户使用嵌入式 HardCopy ®模块将更多的设计集成到单片FPGA中，部分重新配置功能还提高了灵活性。

标签： Stratix FPGA 28 创新技术

上传时间： 2013-10-30

上传用户：luke5347
Altera公司 Stratix V GX FPGA开发板电路图

本资料是关于Altera公司 Stratix V GX FPGA开发板电路图的资料。资料包括开发板原理图、PCB图。

标签： Stratix Altera FPGA GX

上传时间： 2014-01-22

上传用户：18707733937
NIOS教程2---点亮你的LED灯

NIOS教程2---点亮你的LED灯NIOS教程2---点亮你的LED灯

标签： NIOS LED 教程

上传时间： 2013-10-19

上传用户：togetsomething
XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接

XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems

标签： XAPP FPGA Bank 520

上传时间： 2013-11-19

上传用户：yyyyyyyyyy
采用高速串行收发器Rocket I/O实现数据率为2.5 G

摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。

标签： Rocket 2.5 高速串行收发器

上传时间： 2013-11-06

上传用户：smallfish
基于白光LED的室内可见光通信系统研究

基于白光LED的室内可见光通信系统研究

标签： LED 白光可见光通信系统研究

上传时间： 2013-10-26

上传用户：拔丝土豆