LDPC
共 384 篇文章
LDPC 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 384 篇文章，持续更新中。
IEEE 802.16e中LDPC译码器的实现
面向IEEE 802.16e 中 LDPC 码，分析了各种译码算法的译码性能，归一化最小（NMS）算法具备较高译码性能和实现复杂度低的特点。提出一种基于部分并行方式的LDPC 译码器结构，可以满足IE
基于FPGA的LDPC码译码研究与硬件实现
低密度奇偶校验(LDPC)码是基于稀疏校验矩阵的线性分组码，它是继Turbo码后在纠错编码领域的又一重大进展。研究表明当码长足够长时，LDPC码具有比Turbo码更为优良的性能，并且其译码复杂度低于Turbo码。目前LDPC已被多家通信公司定为第四代移动通信手机中的纠错编码方案，因此LDPC码编译码器的硬件实现已成为纠错编码领域研究的热点问题之一。 本文在对LDPC码进行了系统的分析和研究的基础上
LDPC码编码器FPGA实现研究
基于FPGA 的高速LDPC 码编码器的设计与实现
高吞吐量LDPC码编码构造及其FPGA实现
低密度校验码（LDPC，Low Density Parity Check Code）是一种性能接近香农极限的信道编码，已被广泛地采用到各种无线通信领域标准中，包括我国的数字电视地面传输标准、欧洲第二代卫星数字视频广播标准（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至将来4G通信系统中
LDPC码编码器FPGA实现研究
LDPC(低密度奇偶校验码)编码是提高通信质量和数据传输速率的关键技术。LDPC码应用于实际通信系统是本课题的研究重点。实际通信要求在LDPC码长尽量短、码率尽量高及硬件可实现的前提下，结合连续相位MSK调制，满足归一化信噪比SNR=2dB时，系统误码率低于10-4。根据课题背景，本文主要研究基于FPGA的LDPC编码器设计与实现。 LDPC码的编码复杂度往往与其帧长的平方成正比，编码复杂度大，成
我国数字电视地面广播中LDPC码译码算法研究
我国数字电视地面广播中LDPC码译码算法研究
应用循环移位矩阵设计LDPC码译码器
通过对DVB-S2和WiMAX等标准中的实用LDPC码的分析，导出了其共同的基于循环移位矩阵的校验阵结
构；设计了一种基于循环移位矩阵的LDPC码译码器，该译码器拥有每行块(列块)逐块、逐行块(列块)的半并行译码机
制、通用的外信息存储单元和串行运算单元，可以用相同的结构实现不同码率的各种LDPC码. 采用该结构在Altera
EP2S60芯片上实现了码长为8 064、比特码率为7/8, 6
一类低密度奇偶校验码的研究及FPGA实现
LDPC码(Low-Density Parity-Check Codes低密度奇偶校验码)是一种具有极强纠错能力的差错控制编码技术,它是Gallager于1962年提出的一种性能接近香农(Shannon)极限的好码.本文在深入广泛地阅读国内外大量的有关LDPC码与BP算法(又称为和积算法)资料的基础上,从易于实现的角度出发,着重提出并研究了一类LDPC系统码以及该码在Log-BP算法下的编码译码结
低密度校验码在宽带无线城域网中的应用
本文讨论LDPC 码及其在802.16 协议中的应用，并使用基于矢量阵列的因子图实现<BR>方法对其进行解码，仿真表明该码字是一种性能优秀的备选码字，使用该解码方法是可行的。<BR>【关键字】：低密度
LDPC
ldpc码原理与应用 文红 电子科技大
电子版 全文 与大家共享-Principle and Practical LDPC Code Red Electronics Science and Tec
MNC
实现LDPC编码和译码，利用C语言编写，在matlab环境中画性能曲线。-Realize encoding and decoding of LDPC codes
准循环LDPC码的编译码器设计及FPGA实现
准循环LDPC码的编译码器设计及FPGA实现
LDPC码与RS码的联合迭代译码
<P>针对LDPC码与RS码的串行级联结构，提出了一种基于Chase的联合迭代译码方法。软入软出的RS译码器与LDPC译码器之间经过多次信息传递，性能可以逼近最大似然译码。模拟结果显示：AWGN信道下
转基于Virtex-5FPGA设计Gbps无线通信基站
本文基于Virtex-5 FPGA设计面向未来移动通信标准的Gbps无线通信基站系统，具有完全的可重配置性，可以完成MIMO、OFDM及LDPC等复杂信号处理算法，实现1Gbps速率的无线通信
地面数字电视融合方案发端的FPGA设计与仿真
本项目完成的是中国地面数字电视融合方案发端系统的FPGA设计与实现。采用Stratix系列的EP1S80F1020C5FPGA为基础构建了主硬件处理平台。系统中能量扩散、LDPC编码、符号交织、星座映射、同步PN头插入、3780点IFFTOFDM调制以及信号成形4倍插值滚降滤波器等都是基于FPGA硬件设计实现的。本文首先介绍了数字电视的发展现状，融合方案发端系统的整体结构以及FPGA设计的相关知识
一类低密度奇偶校验码的研究及FPGA实现.rar
系统描述低密度奇偶校验码的FPGA实现方法，对于搞LDPC解码的朋友大有帮助。
高吞吐量LDPC码编码构造及其FPGA实现.rar
低密度校验码（LDPC，Low Density Parity Check Code）是一种性能接近香农极限的信道编码，已被广泛地采用到各种无线通信领域标准中，包括我国的数字电视地面传输标准、欧洲第二代卫星数字视频广播标准（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至将来4G通信系统中
LDPC码编码器FPGA实现研究.rar
LDPC(低密度奇偶校验码)编码是提高通信质量和数据传输速率的关键技术。LDPC码应用于实际通信系统是本课题的研究重点。实际通信要求在LDPC码长尽量短、码率尽量高及硬件可实现的前提下，结合连续相位MSK调制，满足归一化信噪比SNR=2dB时，系统误码率低于10-4。根据课题背景，本文主要研究基于FPGA的LDPC编码器设计与实现。 LDPC码的编码复杂度往往与其帧长的平方成正比，编码复杂度大，成
数字电视地面广播传输系统发端FPGA设计与实现.rar
本项目完成的是基于中国“数字电视地面广播传输系统帧结构、信道编码和调制”国家标准的发射端系统FPGA设计与实现。在本设计中，系统采用了Stratix系列的EP1S80F1020C5 FPGA为基础构建的主硬件处理平台。对于发射端系统，数据处理部分的扰码器(随机化)、前向纠错编码(FEC)、符号星座映射、符号交织、系统信息复用、频域交织、帧体数据处理(OFDM调制)、同步PN头插入、以及信号成形4倍
LDPC编码算法研究及其FPGA实现.rar
LDPC(Low Density Parity Check)码是一类可以用非常稀疏的校验矩阵或二分图定义的线性分组纠错码，最初由Gallager发现，故亦称Gallager码.它和著名Turbo码相似，具有逼近香农限的性能，几乎适用于所有信道，因此成为近年来信道编码界研究的热点。 LDPC码的奇偶校验矩阵呈现稀疏性，其译码复杂度与码长成线性关系，克服了分组码在长码长时所面临的巨大译码计算复杂度问题