虫虫首页|资源下载|资源专辑|精品软件
登录|注册

LAYOUT

LAYOUT，动画专用名称，根据导演（或者其他人）所画的分镜表画出来的“设计图”，原画要根据LAYOUT来画。LAYOUT集成了分镜头的六要素：空间关系、镜头运动、镜头时间、分解动作、台词、以及文字说明。但是每一点都要做的更深入，更具体.

  • LAYOUT SMD焊盘要求

    PCB LAYOUT SMD原件焊盘要求

    标签： LAYOUT SMD 焊盘

    上传时间： 2014-01-23

    上传用户：paladin

  • 詹书庭__PCB LAYOUT图文教程

    Cadence 16.5教程，詹书庭__PCB LAYOUT图文教程。

    标签： LAYOUT PCB 图文教程

    上传时间： 2013-11-07

    上传用户：s363994250

  • LAYOUT高级设计

    LAYOUT高级设计

    标签： LAYOUT 高级设计

    上传时间： 2013-10-11

    上传用户：zhaoke2005

  • LAYOUT中电源和地的处理

    LAYOUT中电源和地的处理

    标签： LAYOUT 电源

    上传时间： 2013-11-04

    上传用户：wangjin2945

  • PCB LAYOUT自动布线算法解密 LAYOUT自动布线算法解密

    PCB LAYOUT自动布线算法解密

    标签： LAYOUT PCB 自动布线 算法

    上传时间： 2015-01-01

    上传用户：1142895891

  • pcb LAYOUT规则

    pcb LAYOUT设记规则

    标签： LAYOUT pcb

    上传时间： 2013-11-23

    上传用户：lhll918

  • 台湾硬件工程师15年LAYOUT资料

    对pcb LAYOUT挺有用的

    标签： LAYOUT 硬件工程师

    上传时间： 2013-10-25

    上传用户：13033095779

  • PCB LAYOUT设计规范手册

    　　PCB LAYOUT Rule Rev1.70, 規範內容如附件所示, 其中分為: 　　(1) ”PCB LAYOUT 基本規範”:為R&D LAYOUT時必須遵守的事項, 否則SMT,DIP,裁板時無法生產. 　　(2) “錫偷LAYOUT RULE建議規範”: 加適合的錫偷可降低短路及錫球. 　　(3) “PCB LAYOUT 建議規範”:為製造單位為提高量產良率,建議R&D在design階段即加入PCB LAYOUT. 　　(4) ”零件選用建議規範”: Connector零件在未來應用逐漸廣泛, 又是SMT生產時是偏移及置件不良的主因,故製造希望R&D及採購在購買異形零件時能顧慮製造的需求, 提高自動置件的比例.

    标签： LAYOUT PCB 设计规范

    上传时间： 2013-11-03

    上传用户：tzl1975

  • pcb LAYOUT design(台湾硬件工程师15年经验

    PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setup􀃆pads􀃆stacks

    标签： LAYOUT design pcb 硬件工程师

    上传时间： 2013-11-16

    上传用户：cjf0304

  • pcb LAYOUT规则

    LAYOUT REPORT .............. 1   目錄.................. 1     1. PCB LAYOUT 術語解釋(TERMS)......... 2     2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2     3. 基準點 (光學點) -for SMD:........... 4     4. 標記 (LABEL ING)......... 5     5. VIA HOLE PAD................. 5     6. PCB Layer 排列方式...... 5     7.零件佈置注意事項 (PLACEMENT NOTES)............... 5     8. PCB LAYOUT 設計............ 6     9. Transmission Line ( 傳輸線 )..... 8     10.General Guidelines – 跨Plane.. 8     11. General Guidelines – 繞線....... 9     12. General Guidelines – Damping Resistor. 10     13. General Guidelines - RJ45 to Transformer................. 10     14. Clock Routing Guideline........... 12     15. OSC & CRYSTAL Guideline........... 12     16. CPU

    标签： LAYOUT pcb

    上传时间： 2013-10-29

    上传用户：1234xhb

虫虫下载站版权所有 京ICP备2021023401号-1