利用触发器实现的
利用触发器实现的,8位半加器的VHDL语言实现,适用于altera系列FPGA...
利用触发器实现的,8位半加器的VHDL语言实现,适用于altera系列FPGA...
触发器实现的,8位全加器的VHDL语言实现,适用于altera系列的FPGA...
在Quartus下使用D触发器来加入延迟,每个D触发器增加半个周期的延迟,稍加更改可以得到不同的延迟。...
一个简单的始终触发器的代码 另外包括测试验证程序和输入码数据...
实现D触发器的基本功能,D触发器的功能是时钟信号为上升沿时检测输入信号并将其赋值给输出信号并维持到下一个上升沿(压缩包内为所有MAXPLUS2程序)...