《微波射频电路设计与仿真100例》以微波仿真设计EDA软件ADS、HFSS等为基础，结合工程设计实践，例举了100个射频电路设计实例。从工程设计仿真实践角度出发，覆盖了射频有源器件设计、无源器件设计、射频收发信机设计等主要方向，书中实例丰富翔实，并且在例举的实例中详细介绍了设计仿真全过程。通过《微波射频电路设计与仿真100例》读者可以学习到射频电路的常见器件及其设计仿真方法，以及工程设计思路和技巧。
上传时间： 2013-10-14
上传用户：lmq0059
从开始进入射频行业到现在，一路走过来，磕磕碰碰的经历好多，但是收获也很多。从最基本的四分之一的波长匹配是否存在反射，到现在宽带的巴伦如何匹配。真的，很不容易，第一次翻看射频电路设计——理论与应用，百分之80都看不懂，不懂的地方都被我折起来，做了标记，然后继续埋头往下看，看完第一遍，发现有一半多的页码都被我折起来了。没办法，看不懂，只能先放在那，然后继续边工作，边收集一些关于看不懂的地方的PDF资料，慢慢的过了一段时间，当我第二次翻看的时候，我发现有些问题我可以看的懂了，比如原来想的四分之一的波长匹配是否存在反射问题，第二次我就可以回答了：原来利用多次反射观念，四分之一波长的反射的叠加是可以互相抵消的，也就是总体是完全匹配的。当我看完第二次的时候，真的，很多问题都可以自己一个人解释了，于是有了后来的第三遍，第四遍……觉得射频好神奇，兴趣是最好的启蒙老师。在模拟信号的时候，信号直接遇到地就导到地了，可是在射频的领域里，射频信号遇到地，却被完全反射回来了真的，好神奇。求知欲带我慢慢的在射频这个世界里面一点一点的探索着……
标签： ADS
上传时间： 2013-10-08
上传用户：Bert520
主要介绍了高效率E类射频功率振荡器的原理和设计方法，通过电路等效变换，E类射频功率振荡器最终转换成与E类放大器相同的结构，MOS管工作在软开关状态，漏极高电压、大电流不会同时交叠，大大降低了功率损耗，在同等工作条件下，能够获得与E类放大器相似的高效率。文中以ARF461型LDMOS做为功率器件，结合E类射频振荡器在等离子体源中的应用，给出了的设计实例。ADS仿真结果表明，在13.56MHz的工作频率下，振荡器输出功率46W，效率为92%，符合设计预期。
上传时间： 2014-02-10
上传用户：yczrl
LTE基站误码率测试是基站射频测试中最为关键的测试项目之一，提出一种快速、高效的测试方法和测试架构。该方案采用基站射频板作为数据采集卡、完成上行链路的解调和模拟信号转换成I/Q数据功能，利用ADS、MATLAB搭建上行信道的同步、解码功能。测试表明该方案的测试精度达到 0.2dB，完全满足研发和生产中测试上行相关射频指标的功能需求， 同时本设计还具有开发周期短、投资成本低，操作简便、很强的跨系统移植能力。
上传时间： 2013-11-17
上传用户：xhwst
选用噪声系数较低的Agilent E-PHEMT ATF-54143晶体管,采用集总元件网络匹配方法,设计实现了一种GPS接收机前端低噪声放大器。通过运用Agilent公司的微波软件ADS进行设计、仿真和优化,在PTFE基板上制作实现了该放大器。
上传时间： 2013-10-09
上传用户：x4587
ADS – Advanced Design System，由美国Agilent 公司推出的微波电路和通信系统仿真软件，是当今业界最流行的微波射频电路、通信系统、RFIC 设计软件.
上传时间： 2013-10-19
上传用户：维子哥哥
针对UHF读写器设计中，在符合EPC Gen2标准的情况下，对标签返回的高速数据进行正确解码以达到正确读取标签的要求，提出了一种新的在ARM平台下采用边沿捕获统计定时器数判断数据的方法，并对FM0编码进行解码。与传统的使用定时器定时采样高低电平的FM0解码方法相比，该解码方法可以减少定时器定时误差累积的影响；可以将捕获定时器数中断与数据判断解码相对分隔开，使得中断对解码影响很小，实现捕获与解码的同步。通过实验表明，这种方法提高了解码的效率，在160 Kb/s的接收速度下，读取一张标签的时间约为30次/s。 Abstract: Aiming at the requirement of receiving correctly decoded data from the tag under high-speed communication which complied with EPC Gen2 standard in the design of UHF interrogator， the article introduced a new technology for FM0 decoding which counted the timer counter to judge data by using the edge interval of signal capture based on the ARM7 platform. Compared with the traditional FM0 decoding method which used the timer timed to sample the high and low level， the method could reduce the accumulation of timing error and could relatively separate capture timer interrupt and the data judgment for decoding， so that the disruption effect on the decoding was small and realizd synchronization of capture and decoding. Testing result shows that the method improves the efficiency of decoding， at 160 Kb/s receiving speed， the time of the interrogator to read a tag is about 30 times/s.
上传时间： 2013-11-10
上传用户：liufei
This example shows how to update at regulate period the WWDG counter using theEarly Wakeup interrupt (EWI). The WWDG timeout is set to 262ms, refresh window set to 41h and the EWI isenabled. When the WWDG counter reaches 40h the EWI is generated and in the WWDGISR the counter is refreshed to prevent a WWDG reset and led connected to PC.07is toggled.The EXTI line9 is connected to PB.09 pin and configured to generate an interrupton falling edge.In the NVIC, EXTI line9 to 5 interrupt vector is enabled with priority equal to 0and the WWDG interrupt vector is enabled with priority equal to 1 (EXTI IT > WWDG IT). The EXTI Line9 will be used to simulate a software failure: once the EXTI line9event occurs (by pressing Key push-button on EVAL board) the correspondent interruptis served, in the ISR the led connected to PC.07 is turned off and the EXTI line9pending bit is not cleared. So the CPU will execute indefinitely EXTI line9 ISR andthe WWDG ISR will never be entered(WWDG counter not updated). As result, when theWWDG counter falls to 3Fh the WWDG reset occurs.If the EXTI line9 event don抰 occurs the WWDG counter is indefinitely refreshed inthe WWDG ISR which prevent from WWDG reset. If the WWDG reset is generated, after resuming from reset a led connected to PC.06is turned on. In this example the system is clocked by the HSE(8MHz).
上传时间： 2013-11-11
上传用户：gundamwzc
#include <reg51.h>#include <main.h>#include <interrupt.h> cs5460a应用电路(含源程序)bit code table_odd_even_bit[16]={0,1,1,0,1,0,0,1,1,0,0,1,0,1,1,0}; extern uchar rs485_timeout,pointer_buf485;extern uchar rs485_buf[MAX_485_LEN];extern uchar idata spi_buf[MAX_SPI_LEN];extern uchar pointer_send,send_len; extern uchar count_1s;//extern uint count_2min;extern uint count_10s;extern uchar oper_len,send_offset,chk_sum,send_i;extern bit flag_send_data,flag_level,flag_drdy,flag_data_ok;
上传时间： 2014-01-24
上传用户：heart_2007
ARM通讯 H-JTAG 是一款简单易用的的调试代理软件，功能和流行的MULTI-ICE 类似。H-JTAG 包括两个工具软件：H-JTAG SERVER 和H-FLASHER。其中，H-JTAG SERVER 实现调试代理的功能，而H-FLASHER则实现了FLASH 烧写的功能。H-JTAG 的基本结构如下图1-1所示。 H-JTAG支持所有基于ARM7 和ARM9的芯片的调试，并且支持大多数主流的ARM调试软件，如ADS、RVDS、IAR 和KEIL。通过灵活的接口配置，H-JTAG 可以支持WIGGLER，SDT-JTAG 和用户自定义的各种JTAG 调试小板。同时，附带的H-FLASHER 烧写软件还支持常用片内片外FLASH 的烧写。使用H-JTAG，用户能够方便的搭建一个简单易用的ARM 调试开发平台。H-JTAG 的功能和特定总结如下： 1. 支持 RDI 1.5.0 以及 1.5.1； 2. 支持所有ARM7 以及 ARM9 芯片； 3. 支持 THUMB 以及ARM 指令； 4. 支持 LITTLE-ENDIAN 以及 BIG-ENDIAN； 5. 支持 SEMIHOSTING； 6. 支持 WIGGLER， SDT-JTAG和用户自定义JTAG调试板； 7. 支持 WINDOWS 9.X/NT/2000/XP； 8．支持常用FLASH 芯片的编程烧写； 9. 支持LPC2000 和AT91SAM 片内FLASH 的自动下载；
上传时间： 2014-12-01
上传用户：Miyuki
