华为Wi-Fi 6(IEEE 802.11ax)技术白皮书
上传时间： 2022-01-29
上传用户：kingwide
IEEE 802.3最新以太网规范，2015年的可编辑高清PDF版本。
标签： 以太网
上传时间： 2022-04-23
上传用户：
简要介绍本文件的目的是，针对潮湿、再流焊和工艺敏感器件，向生产商和用户提供标准的操作、包装、运输及使用方法。所提供的这些方法可避免由于吸收湿气和暴露在再流焊温度下造成的封装损伤，这些损伤会导致合格率和可靠性的降低。一旦正确执行IPC/JEDEC J-STD-033D，这些工艺可以提供从密封时间算起12个月的最短保质期。由IPC和JEDEC开发。一般的IC封装零件都需要根据MSL标准管控零件暴露於环境湿度的时间，以确保零件不会因为过度吸湿在过回焊炉时发生popcom(爆裂)或delamination(分层)的后果，不同的零件封装会产生不同的MSL等级，当湿气进入零件越多，零件因温度而膨胀剥离的风险就越高，基本上湿度敏感的零件在出厂前都会经过一定时间及温度的烘烤，然后连同乾燥剂(desiccant)一起加入真空包装中来达到最低的湿气入侵可能。本文件的目的是，针对潮湿/再流焊敏感表面贴装器件，向生产商和用户提供标准的操作、包装、运输及使用方法。所提供的这些方法可避免由于吸收湿气和暴露在再流焊温度下造成的封装损伤，这些损伤会导致合格率和可靠性的降低。一旦正确执行，这些工艺可以提供从密封时间算起12个月的最短保质期。由IPC和JEDEC开发。
标签： ipc j-std-033d
上传时间： 2022-06-26
上传用户：
电子元器件抗ESD技术讲义:引 言 4 第1 章 电子元器件抗ESD损伤的基础知识 5 1.1 静电和静电放电的定义和特点 5 1.2 对静电认识的发展历史 6 1.3 静电的产生 6 1.3.1 摩擦产生静电 7 1.3.2 感应产生静电 8 1.3.3 静电荷 8 1.3.4 静电势 8 1.3.5 影响静电产生和大小的因素 9 1.4 静电的来源 10 1.4.1 人体静电 10 1.4.2 仪器和设备的静电 11 1.4.3 器件本身的静电 11 1.4.4 其它静电来源 12 1.5 静电放电的三种模式 12 1.5.1 带电人体的放电模式(HBM) 12 1.5.2 带电机器的放电模式（MM） 13 1.5.3 充电器件的放电模型 13 1.6 静电放电失效 15 1.6.1 失效模式 15 1.6.2 失效机理 15 第2章 制造过程的防静电损伤技术 2.1 静电防护的作用和意义 2.1.1 多数电子元器件是静电敏感器件 2.1.2 静电对电子行业造成的损失很大 2.1.3 国内外企业的状况 2.2 静电对电子产品的损害 2.2.1 静电损害的形式 2.2.2 静电损害的特点 2.2.3 可能产生静电损害的制造过程 2.3 静电防护的目的和总的原则 2.3.1 目的和原则 2.3.2 基本思路和技术途径 2.4 静电防护材料 2.4.1 与静电防护材料有关的基本概念 2.4.2 静电防护材料的主要参数 2.5 静电防护器材 2.5.1 防静电材料的制品 2.5.2 静电消除器（消电器、电中和器或离子平衡器） 2.6 静电防护的具体措施 2.6.1 建立静电安全工作区 2.6.2 包装、运送和存储工程的防静电措施 2.6.3 静电检测 2.6.4 静电防护的管理工作 第3章 抗静电检测及分析技术 3.1 抗静电检测的作用和意义 3.2 静电放电的标准波形 3.3 抗ESD检测标准 3.3.1 电子元器件静电放电灵敏度（ESDS）检测及分类的常用标准 3.3.2 标准试验方法的主要内容（以MIL-STD-883E 方法3015.7为例） 3.4 实际ESD检测的结果统计及分析 3.4.1 试验条件 3.4.2 ESD评价试验结果分析 3.5 关于ESD检测中经常遇到的一些问题 3.6 ESD损伤的失效定位分析技术 3.6.1 端口I－V特性检测 3.6.2 光学显微观察 3.6.3 扫描电镜分析 3.6.4 液晶分析 3.6.5 光辐射显微分析技术 3.6.6 分层剥离技术 3.6.7 小结 3.7 ESD和EOS的判别方法讨论 3.7.1 概念 3.7.2 ESD和EOS对器件损伤的分析判别方法 第4 章 电子元器件抗ESD设计技术 4.1 元器件抗ESD设计基础 4.1.1抗ESD过电流热失效设计基础 4.1.2抗场感应ESD失效设计基础 4.2元器件基本抗ESD保护电路 4.2.1基本抗静电保护电路 4.2.2对抗静电保护电路的基本要求 4.2.3 混合电路抗静电保护电路的考虑 4.2.4防静电保护元器件 4.3 CMOS电路ESD失效模式和机理 4.4 CMOS电路ESD可靠性设计策略 4.4.1 设计保护电路转移ESD大电流。 4.4.2 使输入/输出晶体管自身的ESD阈值达到最大。 4.5 CMOS电路基本ESD保护电路的设计 4.5.1 基本ESD保护电路单元 4.5.2 CMOS电路基本ESD保护电路 4.5.3 ESD设计的辅助工具－TLP测试 4.5.4 CMOS电路ESD保护设计方法 4.5.5 CMOS电路ESD保护电路示例 4.6 工艺控制和管理
上传时间： 2013-07-13
上传用户：2404
随着电力电子技术的发展，交流电源系统的电能质量问题受到越来越多的关注。传统的整流环节广泛采用二极管不控整流和晶闸管相控整流电路，向电网注入了大量的谐波及无功，造成了严重的污染。提高电网侧功率因数以及降低输入电流谐波成为一个研究热点。功率因数校正技术是减小用电设备对电网造成的谐波污染，提高功率因数的一项有力措施。本文所做的主要工作包括以下几部分： 1.分析了单位功率因数三相桥式整流的工作原理，这种整流拓扑从工作原理上可以分成两部分：功率因数补偿网络和常规整流网络。在此基础上，为整流电路建立了精确的数学模型。 2.这种单位功率因数三相桥式整流的输入电感是在额定负载下计算出的，当负载发生变化时，其功率因数会降低。针对这种情况，提出了一种新的控制方法。常规整流网络向电网注入的谐波可以由功率因数补偿网络进行补偿，所以输入功率因数相应提高。负载消耗的有功由电网提供，补偿网络既不消耗有功也不提供任何有功。根据功率平衡理论，可以确定参考补偿电流。双向开关的导通和关断由滞环电流控制确定。在这一方法的控制下，双向开关工作在高频下，因此输入电感值相应降低。仿真和实验结果都表明：新的控制方法下，负载变化时，输入电流仍接近于正弦，功率因数接近1。 3.根据IEEE-519标准对谐波电流畸变率的要求，为单位功率因数三相桥式整流提出了另一种控制方法。该方法综合考虑单次谐波电流畸变率、总谐波畸变率、功率因数、有功消耗等性能指标，并进行优化，推导出最优电流补偿增益和相移。将三相负载电流通过具有最优电流补偿增益和相移的电流补偿滤波器，得到补偿后期望的电网电流，驱动双向开关导通和关断。仿真和实验都收到了满意的效果，使这一整流桥可以工作在较宽的负载范围内。 4.单位功率因数三相桥式整流中直流侧电容电压随负载的波动而波动，为提高其动、静态性能，将简单自适应控制应用到了直流侧电容电压的控制中，并提出利用改进的二次型性能指标修改自适应参数的方法，可以在实现对参考模型跟踪的同时又不使控制增量过大，与常规的PI型简单自适应控制相比在适应律的计算中引入了控制量的增量和状态误差在k及k+1时刻的采样值。利用该方法为直流侧电压设计了控制器，并进行了仿真与实验研究，结果表明与PI型适应律相比，新的控制器能提高系统的动态响应性能，负载变化时系统的鲁棒性更强。
上传时间： 2013-06-15
上传用户：WS Rye
本论文在详细研究MIL-STD-1553B数据总线协议以及参考国外芯片设计的基础上，结合目前新兴的EDA技术和大规模可编程技术，提出了一种全新的基于FPGA的1553B总线接口芯片的设计方法。 从专用芯片实现的具体功能出发，结合自顶向下的设计思想，给出了总线接口的总体设计方案，考虑到电路的具体实现对结构进行模块细化。在介绍模拟收发器模块的电路设计后，重点介绍了基于FPGA的BC、RT、MT三种类型终端设计，最终通过工作方式选择信号以及其他控制信号将此三种终端结合起来以达到通用接口的功能。同时给出其设计逻辑框图、算法流程图、引脚说明以及部分模块的仿真结果。为了资源的合理利用，对其中相当部分模块进行复用。在设计过程中采用自顶向下、码型转换中的全数字锁相环、通用异步收发器UART等关键技术。本设计使用VHDL描述，在此基础之上采用专门的综合软件对设计进行了综合优化，在FPGA芯片EP1K100上得以实现。通过验证证明该设计能够完成BC/RT/MT三种模式的工作，能处理多种消息格式的传输，并具有较强的检错能力。 最后设计了总线接口芯片测试系统，选择TMS320LF2407作为主处理器，测试主要包括主处理器的自发自收验证，加入RS232串口调试过程提高测试数据的直观性。验证的结果表明本文提出的设计方案是合理的。
上传时间： 2013-06-04
上传用户：ayfeixiao
近几年来，OFDM(Orthogonal Frequency Division Multiplexing)技术引起了人们的广泛注意，根据这项新技术，很多相关协议被提出来。其中WiMax(Wireless MetropolitanArea Networks)代表空中接口满足IEEE 802.16标准的宽带无线通信系统，IEEE标准在2004年定义了空中接口的物理层(PHY)，即802.16d协议。该协议规定数据传输采用突发模式，调制方式采用OFDM技术，传输速率较高且实现方便、成本低廉，已经成为首先推广应用的商业化标准。 本文主要对IEEE802.16d OFDM系统物理层进行研究，并在XILINX公司的Virtexpro II芯片上实现了基带算法。 首先讨论了OFDM基本原理及其关键技术。根据IEEE802.16d OFDM系统的物理层发送端流程搭建了基带仿真链路，利用MATLAB/SIMULINK仿真了OFDM系统在有无循环前缀(CP)、多径数目不同等情况下的性能变化。由于同步算法和信道估计算法计算量都很大，为了找到适合采用FPGA实现的算法，分析了同步误差和不同信道估计算法对接收信号的影响，并结合计算量的大小提出了一种新的联合同步算法，以及得出了LS信道估计算法最适合802.16d系统的结论。 其次，完成了基带发射机和接收机的FPGA硬件电路实现。为了使系统的时钟频率更高，采用了流水线的结构。设计中采用编写Verilog程序和使用IP核相结合的办法，实现了新的联合同步算法，并且通过简化结构，避免了信道估计算法中的繁琐除法。利用ISE9. 2i和Modelsim6.Oc软件平台对程序进行设计、综合和仿真，并将仿真结果和MATLAB软件计算结果相对比。结果表明，采用16位数据总线可达到理想的精度。 最后，采用串口通信的方式对基带系统进行了验证。通过串口通信从功能上表明该系统确实可行。 关键词：IEEE802. 16d； OFDM； 同步；信道估计；基带系统
上传时间： 2013-07-31
上传用户：1757122702
矩阵运算是描述许多工程问题中不可缺少的数学关系，矩阵运算具有执行效率好、速度快、集成度高等优点，并且随着动态可配置技术的发展，灵活性也有了很大的提高。因此，寻找矩阵运算的高速实现方法是具有很大的现实意义，能够为高速运算应用提供技术支持。 为了提高研究成果的实用性与商用性，本文主要针对某种体积小、运算速度和性能要求很高的特殊场合设计并实现基于FPGA的矩阵运算功能。通过系统地研究FPGA功能结构、设计原理、DSP接口、IEEE-754标准，深入学习浮点数及矩阵的基础运算以及硬件编程语言等内容，根据矩阵运算的特点和原理，讨论了硬件设计方面重点对具体核心器件结构、特点以及有关FPGA的设计流程和控制器Verilog HDL硬件编程语言代码方面内容，确定了基于FPGA浮点运算及矩阵运算单元的Verilog HDL设计方法，在Quartus II平台上对其仿真、记录运算结果，并对采集到的数据结果进行了深入分析与总结。 本设计通过几种矩阵算法利用FPGA和MATLAB分别进行了实现测试，验证了设计结果的正确性，证明了本设计中矩阵运算速率的实用性与高效性，提高了系统资源利用率和系统可靠性，为今后在工程、军事、通讯等生产生活各个领域应用打下良好基础。
上传时间： 2013-07-07
上传用户：xuanjie
随着我国国防现代化建设进程的不断深化，MIL-STD-1553B标准总线已经广泛应用于各种军事应用领域。MIL-STD-1553B标准总线是我国上世纪八十年代引进的一种现代化通讯总线，国内称为GJB289A-97。该总线技术以其高稳定性和使用灵活等特点成为现代航空电子综合系统所广泛采用的通讯总线技术。 1553B总线接口模块作为总线通讯的基本单元，其性能成为影响航电综合系统整体性能的一个关键因素。目前国内关于1553B总线通讯模块的对外接口类型较多，而基于嵌入式处理芯片的接口设计并不多见。嵌入式设备具有体积小、重量轻、实时性强、功耗小、稳定性好以及接口方便等优点。 基于以上考虑，论文中提出了以DSP+FPGA为平台实现MIL-STD-1553B总线的收发控制，通过收发控制器和变压器实现MIL-STD-1553B总线的电气连接。根据项目需求，设计分为硬件和软件两部分完成。在对MIL-STD-1553B总线协议进行详细研究后提出了总体设计方案原理图。再根据方案需求设计各功能模块。使用硬件描述语言VHDL对各功能模块进行逻辑和行为描述，最终实现在FPGA中，使其能够完成1553B数据码的接受、发送、转换和与处理器的信息交换等功能。DSP部分采用的是TI公司的TMS320F2812，使用C语言进行软件的编译，使其实现总体控制和通讯的调度等功能。 该方案经过实际参与1553B总线通讯系统验证实验，证明各项技术指标均达到预定的目标，可以投入实际应用。
上传时间： 2013-04-24
上传用户：671145514
当前，片上系统(SOC)已成为系统实现的主流技术。流片风险与费用增加、上市时间压力加大、产品功能愈加复杂等因素使得SOC产业逐渐划分为IP提供者、SOC设计服务者和芯片集成者三个层次。SOC设计已走向基于IP集成的平台设计阶段，经过严格验证质量可靠的IP核成为SOC产业中的重要一环。 GPIB控制器芯片是组建自动测试系统的核心，在测试领域应用广泛。本人通过查阅大量的技术资料，分析了集成电路在国内外发展的最新动态，提出了基于FPGA的自主知识产权的GPIB控制器IP核的设计和实现。 本文首先讨论了基于FPGA的GPIB控制器的背景意义，接着对FPGA开发所具备的基本知识作了简要介绍。文中对GPIB总线进行了简单的描述，根据芯片设计的主要思想，重点在于论述怎样用FPGA来实现IEEE-488.2协议，并详细阐述了GPIB控制器的十种接口功能及其状态机的IP核实现。同时，对数据通路也进行了较为细致的说明。在设计的时候采用基于模块化设计思想，用VerilogHDL语言完成各模块功能描述，通过Synplifv软件的综合，用Modelsim对设计进行了前、后仿真。最后利用生成的模块符号采取类似画电路图的方法完成整个系统芯片的lP软核设计，并用EDA工具下载到了FPGA上。 为了更好地验证设计思想，借助EDA工具对GPIB控制器的工作状态进行了软件仿真，给出仿真结果，仿真波形验证了GPIB控制器的工作符合预想。最后，本文对基于FPGA的GPIB控制器的IP核设计过程进行了总结，展望了当前GPIB控制器设计的发展趋势，指出了开展进一步研究需要做的工作。
上传时间： 2013-06-12
上传用户：mqien
